Регистр сдвига с коррекцией ошибок

ОПИСАНИЗОБРЕТЕНИЯ Союз Советских Социалистических Республикс присоединением заявки РВ Гввваарвтввааый аааатвт6 оватв Вавватров 666 Раа авива авобрвтввайа отармтай(45) Дата опубликования описания 1 х 01,78(71) Заявитель Киевский ордена Ленина политехнический институт имени 50-летия Великой Октябрьской социалистической революции(54) РЕГИСТР СДВИГА С КОРРЕКЦИЕЯ ОШИБОК Изобретение относится к вычислительной технике и предназначено для построения регистра с коррекцией ошибок;Известен регистр сдвига с коррек цией ошибок, содержащий элементы памяти И ИЛИ 1Наиболее блйзким по техрической сути к изобретению является регистр сдвига с коррекцией ошибок, содержа щий в каждом разряде элемент памяти, два элемента И, элемент задержки и элемент ИЛИ, причем выход элемента памяти каждого разряда соединен с первым входом первого элемента И после дующего разряда, выход которого соединен с первым входом элемента ИЛИ соответствующего разряда, выход которого соединен со входом элемента памяти соответствующего разряда, тактовый фо вход регистра сдвига соединен с управляющими входами всех элементов памяти ь 21. Однако коррекция ошибок сдвига в 25 каждом разряде происходит за счет боль- шого количества дополнительных элемен" тов, что в отношении всего регистра приводит к большим аппаратурным затратам.ЗО Цель предлагаемого изобретення. - уменьшение аппаратурных затрат - достигается тем, что в каждый разряд сдвига введены два элемента НЕ и схема сравнения, причем выход элемента памяти каждого разряда соединен с первым входом схемы сравнения своего разряда, через элемент задержки - со вторым входом схемы сравнения следующего разряда и через первый элемент НЕ - с первым входом второго элемента И последующего разряда, выход схемы сравнения каждого разряда соединен со вторым входом второго элемента И и через второй элемент НЕ - со вторым входом первого элемента И последующего разряда, выход второго элемента И в каждом разряде соединен со вторым входом элемента ИЛИ соответствующего разряда, управляющий вход Регистра .сдвига соединен с управляющими входами всех элементов задержки.На чертеже изображена структурная схема рег"стра сдвига с коррекцией ошибок,Каждый разряд 1 регистра сдвига с коррекцией сшибок содержит элемент памяти 2, схему сравнения 3, элемент задержки 4, элемент ИЛИ 5, два элемента И 6 и 7 и два элемента НЕ 8 и 9.587506 Формула изобретения ИИП писное Заказ 143/ Тираж илиал ППП Патентфф Предлагаемый регистр работает следующим образом.Пусть в-ом разряде 1 регистра произошел сбой ( Х 1 (7 ). С выхода-го элемейта памяти 2 сигналУ подается на вход схемы сравнения 3, на другой вход которой поступает сигнал Х 1. С выхода схемы сравнения .3 сигнал,хфф =Х Хфхф Х =1 ,подается йа вход элемента НЕ 9 +1-гоО разряда, с выхода которого инвертированный сигнал 20 поступает на один вход элемента И 6+ 1-го разряда, на другой входе которого имеется сигнал У с выхода-.го элемента памяти 2 регистра сдвига. На выходе элемента И 6 + 1-го разряда будет сигнал0 "Ь уо о.Сигнал У с выхода-го элемента ф памяти 2 разряда 1 регистра сдвига поступает также на элемент НЕ 8+ 1-го разряда с выхода которого сигнал У подается на один вход элемента И 7, на другом, входе которого имеется сиг= 25 нал Е, Свыхода элемента И 7 +1"го разряда сигнал Ч 92,7,ь поступает на вход элемента ИЛИ 51"го разряда, на другой вход которого подается сигнал 00. С выхода элемента ИЛИ 5 30+ 1-го разряда на вход+ 1"го элемента памяти 2 поступает сигнал У = у+уц 7.1М, т.е. произошла коррекция ошибки сдвига.Если ошибки при сдвиге не произошло Х, = У, тогдаХ Х УУ ХЧ = Х Х ЧХХ Оу Ц =2(ф 1 (;.а ччц ч чо "ч х. Регистр сдвига с коррекцией ошибок, содержащий в каждом разряде элемент памяти, два элемента И, элемент задержки и элемент ИЛИ, причем выход элемента памяти каждого разряда соединен с первым входом первого элемента И последующего разряда, выход котсрого соединен с первым входом элемента ИЛИ соответствующего разряда, выход которого соединен со входом элемента памяти соответствующего. разряда, тактовый вход регистра сдвига соедйнен с управляющими входами всех элементов памяти, о т л и ч а ю щи й с я тем, что, с целью уменьшения аппаратурных затрат, в каждый разряд регистра сдвига введены два элемента НЕ и схема сравнения, причем выход элемента памяти каждого разряда соединен с первым входом схемы сравнения своего разряда, через элемент задержки - со вторым входом схемы сравнения следующего разряда и через первый элемент НЕ - с первым входом второго элемента И последующего. разряда, вйход схемы сравнения каждого разряда соединен со вторым вход второго элемента И и через второй элемент НЕ - со вторым входом первого элемента И последующего разряда, выход второго элемента И в каждом разряде соединен со вторым входом элемента ИЛИ соответствующего разряда, управляющий вход регистра сдвига соединен с управляющими входами всех элементов задержки. Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР В 402067, ( 11 С 19/00, 15 72.2. Авторское свидетельство СССР 9 258736, С 11 С 19/00, 1968 е жгород, ул. Проектная