Вычислительное устройство

(46) 30.06.86, Бюл. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Устройство позволяет с высокимбыстродействием вычислять модулькомплексного числа и может быть применено при преобразовании координат,спектральном анализе, обработке результатов измерений. Устройство со;держит блок памяти, первый, второй,третий умножители, первый сумматор,второй сумматор, группу элементов НЕ.Процесс вычислений в устройстве итеративный. На умножителях формируютсячастные суммы, которые затем суммируются на сумматорах, Время работыустройства определяется задержкамиблока памяти, умножителей, сумматоА старшие раэрядь ственно первого соответи второго ргументов;ладшие разрядыенно первого и Ь соответствторого аргументов.гая малостью от о записать Пренеб нов мо ьных 45 2(Аа+ работу 5 этапе на выходе ится число А а +ход третьего ум оступает с задер сумма- В Ь=26ожителяжкой иэПоложим(Аа+ВЬ 2 ат Ьа) 2 3 и Изобретение относится к вычислительной технике и может быть использовано в спецвычислителях.Цель изобретения - повышение быстродействия вычисления модуля комплекс ного числа путем одновременного преобразования старших и младших разрядов аргумента.На чертеже представлена структурная схема устройства. 10Устройство содержит блок 1 памяти, первый 2, второй 3, третий 4 умножители, первый 5 и второй 6 сумматоры, группу .7 элементов НЕ, выход 8 значения модуля комплексного числа 5 устройства, входы 9 и 10 старших разрядов соответственно первого и второго аргументов устройства и входы 11 и 12 младших разрядов первого и второго аргументов устройства. 20Сущность изобретения состоит в следующем.Два аргумента модуля комплексного числа записывают как Х (2 . -2 ( А т В )2(А а + В Ь) 2где А+В означает инверсию цифрового кода.Из (4) следует, что Х 2 =а(А а+В Ь) 2 +7 Р Р + Х, 2 .АА,+ В (5)Из ,51 видно, что для получения Х нужна итеративная процедура: нужно сформировать три частных произведения (это производится на умножителях), а затем просуммировать их, причем результат в виде обратной связи заводится на умножитель. На другой вход умножителя заводится инверсия. кода -АА +ВА с выхода блока памяти.Пусть первый аргумент равен 1567= - 24 2 +31 (т,е. А=24, а=31), а второй аргумент равен 2585 = 40 2 + + 25 (т.е. В=40 Ь=25 . Точное значение модуля а 1567 + 2585 - 3022,865.На блок 1 памяти подаются числа24 и 40, снимается с блока 1 ,памяти двоичное 12-разрядное число 101110,101001, .Это чиспо можно прочесть как 46,64,или 2985 в зависимости от учета запятой перед дробной частью. Действительно, 46664= "(24 ЕАВа а 2985 можно считать первым приближением к модулю 3022,865.На первый умножитель 2 подаются числа А=24 и а=:31. Их произведение 744 в двоичном коде выглядит как 001011,101000. Если взять старшие 6 разрядов то 001011=11. На второй умножитель 3 подаются числа В=40 и Ь=25. Их произведение равно тысяче в двоичном 12-разрядном коде 00111.101000, Старшие разряды 00111=15. Итого А а + В Ь .= 11 + 15 = 26,На третий умножитель 4 подается с группы 7 элементов НЕ инверсия от старших разрядов блока 1 памяти. Инверсия от 46 = 101110 представляет собой число 17.Рассмотрим устройства поэтапно.На первомтора 5 находтак как на в. эа работы блока 1 памяти, а затем группы 7 элементов НЕ. На втором этапе начинает работать третий умножитель 46, на один вход которого поступает число 17, на другой вход с выхода сумматора 5 поступает число 26. Произведение 422 в двоичном коде это 000110.11010, старшие шесть разрядов 00010=6. В сумматоре 5 вычисляется сумма 26+6 = 32. На третьем эта 10 пе третий умножитель. 4 вычисляет произведение 17 Х 32 = 544, -в двоичном коде это 001001.000010, старшие шесть разрядов.001001=9. В сумматоре 5 ,вычисляется сумма 29+9=35. Посколь ку 17 35 = 595, в двоичной коде 001001.010011 и старшие шесть разрядов 00100 = 9, то процесс установления можно считать. законченным. Теперь на выходе второго сумматора 6 об20 образуется число 2985+35=3020, т.е. значение приближено к точному значению корня 3022,865.Стробирование результата с выхо 25 да 8 можно производить одиночным импульсом с учетом максимально возможного цикла работы устройства. Длительность задержки в сумматоре 5 должна быть синхронизирована с временем умножения третьего умножителя.ЗО ф о р м у л аи з о б р е т е н и я Вычислительное устройство, содержащее три умножителя и первый сумматор, причем входы старших разрядов первого и второго аргументов устрой 236 4ства соединены с входами первогосомножителя соответственно первого ивторого умножителей, выходы р старших разрядов (2 р - разрядность аргументов) первого, второго и третьегоумножителей соединены соответственно с входами первого, второго итретьего операндов первого сумматора, отличающееся тем,что, с целью повышения быстродействия вычисления модуля комплексногочисла путем одновременного преобразования старших и младших разрядоваргумента, в него дополнительно введены группа элементов НЕ, блок памяти и второй сумматор, причем входымладших разрядов первого и второгоаргументов устройства соединены соответственно с входами вторых сомножителей первого и второго умножителей,выходы старших разрядов блока памяти соединены с входами, элементов НЕгруппы, выходы которых соединены свходом первого сомножителя третьегоумножителя, вход второго сомножителякоторого соединен с выходом первогосумматора и входом первого операнда второго сумматэра, вход второгооперанда которого соединен с выходомблока памяти, выход второго сумматора является выходом значения модулякомплексного числа устройства, входыстарших разрядов первого и второгоаргументов которого соединены соответственно с первым и вторым адресными входами блока памяти.