Устройство для изменения -разрядного двоичного числа на единицу

(61) Дополнительное к авт. сеид-ву(22) Заявлено 170881 (21) 3329767/18-24 31) М. Кл.з с присоединением заявки М 0 06 Г 7/50 Государственный комитет СССР по делам изобретений и открытийОпубликовано 07.0233 Бюллетень йо 5 Дата опубликования описания 07,0283(54) УСТРОЙСТВО ДЛЯ ИЗМЕНЕНИЯ и -РАЭРЯДНОГО ДВОИЧНОГО ЧИСЛА НА ЕДИНИЦУИзобретение относится к вычислительной технике и предназначено для прибавления или вычитания единицы от входного числа либо для передачи беэ изменениявходного числа, заданногО двоичным и-разрядным кодом. Известно устройство, содержащее элемент НЕ, элементы ИЛИ, соединенные 10 последовательно, и элементы равнозйачности, первые входы которых подключены к.входам устройства, вторые входы соединены с выходами соответствующих элементов ИЛИ, а выходы являются выходами устройства. Устройство позволяет вычитать из двоичного кода постояннОе .число, равное двум (в принципе данное.устройство может быть.использовано и для, вычитания единицы, если исключить младший разряд) 1);Недостатком известного устройства является низкое быстродействие эа счет последовательного прохождения сигналов через последовательно соеди; ненные элементы ИЛИи ограничительные функциональные воэможности, так как данное устройство не позволяет одно временно суммировать или вычитать.единицу либо передавать входной код на выходы устройства без изменения. 30 Наиболее близким по технической сущности к предлагаемому является блок прибавления единицы, который содержит в первом разряде элемент НЕ, а в старших разрядах элементы НЕ и стробирующие транзисторы, кОтОрые в совокупности выполняют функции элемен та ИСКЛВЧИОЩЕЕ ИЛИ. Выходной сигнал младшего разряда формируется инвертированием входного сигнала младшего разряда, а в старших разрядах при единичном младшем разряде осуществляется инвертИрование входных сигналов только до того разряда включительно, в котором впервые встречается логи" ческий нуль, а при нулевом младшем разряде входной код старших разрядов передается на выход без изменения (2.Недостатками известного устройства являются ограниченные функциональные возможности, так как данное устр ство не позволяет вычитать единицу иэ входного кода либо передавать входной код без изменения, а также низкое быстродействие.Однако в ряде случаев нри обработке цифровой информации в процессе разбиения кодовой комбинации на груп пы и получения контрольного. кода в зависимости от потенциала на управляющем Входе требуется прибавлять иливычитать единицу либо передавать входной код без изменения.Цель изобретения - расширение области применения за счет возможностивывода входного кода без изменения иуменьшения значения входного кода наединицу, а также повышение быстродействияПоставленная цель достигается тем,что устройство для изменения и-разрядного двоичного числа на единицу,содержащее (и) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход каждого1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (1 = 1,2 и) подключен к (1+1)-му входному разряду двоичного и-разрядногочисла, выход каждого 1-го элементаИСКЛЮЧАЮЩЕЕ ИЛИ подключен к (1 Ф 1) -мувыходному разряду двоичного и-разрядного числа, устройство также содержит и дополнительных элементов ИСКЛЮ ОЧАЮЩЕЕ ИЛИ и (и) элементов И, причем первый вход первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому входному разряду двоичного и-разрядного числа, второй вход 25 первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к управляющему входу задания режима работы устройства и к первым управляющим входам элементов И, выход первого дополни О тельного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому выходному разряду двоичного и-разрядного числа, первые входы 1-х дополнительных элементов ИСКЛЮЧА)ОЩЕЕ ИЛИ ( 1 = 1+1) подклю чены к второму управляющему входу задания режима работы устройства, вто рой вход -го дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к 1-му входному разряду двоичного и-раз 4 О рядного числа соответственно, выход-го дополнительного элемента ИСКЛЮ-. ЧАЮЩЕЕ ИЛИ подключен к 1-м информационным входам Мк элементов И (К =хр 1+1 урп 1 у Мк и 1) р .Выход 1-го элемента И подключен к второму входу 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.Сущность изобретения заключается в том, что за счет введения В известный блок изменения двоичного кода п-го элемента (2) ИСКЛЮЧАЮЩЕЕ ИЛИ, иэлементов И и идополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ при-нулевом потенциале на управляющем входе осуществляется передача входного кода на выходы блока без изменения, а 55 при единичном потенциале на управляющем входе в зависимости от потенциала на входе переключения реверса блока осуществляется либо прибавление единицы к входному числу за счет ин" 0 вертирования значений кода в младших разрядах до того разряда включительно, в котором впервые встречается логический ноль, либо вычитание единицы от входного числа за счет инвертирования значений кода в младших разрядах до того разряда включительно, в котором впервые встречается логическая единица. При этом максимальная задержка прохождения сигналов во всехразрядах одинакова и равна времени прохождения сигнала через два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и через один элемент И.На чертеже представлена принципиальная схема устройства для измененияи-разрядного двоичного числа на единицу.Устройство содержит управляющий рход 1, вход 2 переключения реверса, п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, и элементов И 4, идополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Первые входы каждого 1(= 1+1) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и каждого 1(1 = 1-и) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соединены с ) разрядом а входного числа; вто" рой вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 соединен с первыми входами 1 иэлементов И 4 и подключен к управляющему входу 1, а вход 2 переключения реверса соединен с вторыми входами 1 идополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Выход каждого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соединен с 1+1 входами 1-иэлементов И 4, выход каждого 1 элемента И 4 соединен с вторым входом К (К = 1+1) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, а выход каждого 1 элемента ИСКЛЮЧА)ЩЕЕ ИЛИ 3 является выходомразряда выходного числа.Устройство работает следующим образом.На входы устройства поступает число, заданное и разрядным двоичным кол дом а, а о, При наличии нуле-. вого йотенциала.на управляющем входе.1 на первых входах, а следовательно, и на выходах элементов И 4 имеет место нулевой потенциал, поэтому входной код а 1, а.а передается через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 на выход блока без изменения.При наличии единичного потенциала на управляющем входе 1 в зависимости от потенциала на входе 2 переключение реверса осуществляется изменением входного числа на единицу.Если на входе 2 имеет место нулевой потенциал, то потенциал на выходе кажцого 1 дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соответствует по тенциалу на 3 входе устройстваПри этом, если младший разряд с входного числа является нулевым, то на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируется сигнал а:а, а на выходах остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируются сигналы а ад, соответствующие входному коду аад Если младший разряд а 1 вхо 3 ного числа является единичным, то элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 осуществляют инвертирование входных сигналов от первого разряда а до того разряда включительно, в котором впервые встречается логический ноль. Остальные разряды вход-. ного кода подаются на выход без изменения. Это эквивалентно прибавлению к входному числу логической единицы.Если на входе 2 имеет место единич.1 О ный потенциал, то сигнал на выходе каждого 1 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соответствует инвертированному сигна" лу навходе а блока, При этОм, если младший разряд а входного чис-. 15 ла является единичньм, то на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируется сигнал а:О, а на выходах остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируются сигналы а а20 а, соответствующие входному коду а,цап . Если младший разряд входного числа является нулевым, то элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 осуществляют инвертирование входных сигналов 25 от первого разряда до того разряда включительно, в котором впервые встречается логическая единица. Остальные разряды входного кода передаются на выход без изменения. Это эквивалентно 30 вычитанию от входного числа аад а, логической единицы.Таким образом, введение в известный блок изменения двоичного и-раз" рядного числа на единицу и-го элемен- З 5 та ИСКЛЮЧАЮЩЕЕ ИЛИ 3, а также иэлементов И 4 и и"1 дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 позволяет производить прибавление или вычитание единицы от входного числа, за данного двоичным кодом, или передавать входное число без изменения и тем самым расширить. область примере ния известного устройства, а также сократить время обработки информации.Формула изобретенияУстройство для Изменения и-разрядного двоичного числа на единицу, содержащее (и) элементов ИСКЛЮЧАЮЩЕЕИЛИ, причем первый вход каждого 1"гоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ (1 = 1,2,и) подключен к (1+1)-му входнОмуразряду двоичного и-разрядного числа,выход каждого 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к (1+1)-му выходному разряду двоичного и-разрядногочисла, о т л и ч а ю щ е е с .я тем,что, с целью расширения области егоприменения за счет обеспечения возможности вывода входного кода без изменения и уменьшения значения входногокода на единицу, а также повышенияего быстродействия, устройство содержит и дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и (и) элементов И, причем первый вход первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключенк первому входному разряду двоичногои-разрядного числа, второй вход первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к управляющемувходу заданИя режима работы устройства и к первым управляющим входамэлементов И, выход первого дополнительного элемента ИСКЛЮЧИОЩЕЕ ИЛИ подключен к первому выходному разрядудвоичного и-разрядного числа первыевходы -х дополнительных элементовИСКЛЮЧАЮЩЕЕ ИЛИ (= 1+1) подключенык второму управляющему входу заданиярежима работы устройства, второй вход1-го дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к 1-му входномуразряду двоичного и-разрядного числа,соответственно, выход -го дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИподключен к 1-м информационнак входамИ элементов И (,К 1, 5.+1, , и М кп), выход 1-го элемента И под"ключен к второму входу 1:-го элементаИСКЛЮЧАЮЩЕЕ ИЛИ,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 800991, кл. 6 06 Г 7/50, 1979,2. Патент Японии Р 53-7349,кл. 6 06 Р 7/385, опублик. 1978 (прототип).995089 анов Корректор.Г. Ога Составитель В. Ка ТехредЖ.Кастелеви дакто аж 704 ударст акаэ б 4 б/3 3 лиал ППППатент , г. Ужгород, ул. Проек Тир ИПИ Гос о делам Москва, Подписноевенного комитета СССРретений и открытийРаушская наб., д, 4/5