Устройство для адаптивного сжатия информации

117942, Устройство по п,1, о т л и ч а ю щ е е с я тем, что арифметический блок содержит регистры умно- житель и сумматоры, выход первого регистра соединен с.информационными входами второго регистра и умножителя, выход умножителя соединен с первыми информационными входами первого и второго сумматоров, выходы первого и второго сумматоров соединены с соответствующими первым и вторым информационными входами третьего сумматора, выход второго регистра соединен с вторым информационным 13входом второго сумматора, объединенные информационный вход первого регистра и второй информационный вход первого сумматора, объединенные управляющие входы первого и второго регистров, умножителя, первого сумматора, второго и третьего сумматоров являются соответственно информационным и управляющим входами арифмети-. ческого блока, выходы второго регистра и третьего сумматора являются соответственно первым и вторым выходами арифметического блока.Изобретение относится к обработке и передаче информации и может быть использовано в телеметрических системах, где требуется сжатие передаваемой информации.Целью изобретения является повышение информативности устройства путем реализации алгоритма адаптивной выборки по методу экстраполяции первого порядка,На фиг, 1 представлена структурнаясхема, предлагаемого устройства; нафиг. 2 - функциональная схема арифметического блока.Устройство для адаптивноГо сжатия информации (фиг, 1) содержит аналого-цифровой преобразователь 1, хромнизатор 2, счетчик 3, блок 4 сравнения, арифметический блок 5 и блок бпамяти (регистр сдвига),Лрифметический блок 5 (фиг. 2)содержит регистры 7 и 8 сдвига, умножитель 9 на (-1) и сумматоры 10 - 12.Блок 4 сравнения может быть выполнен на элементе ИЛИ, число входовкоторого равно числу разрядов сумматора 12, на выходе которого появляется сигнал 0 только в том случае,когда текущий отсчет будет избыточным,Устройство работает следующим образом,Входной аналоговый сигнал поступает на информационный вход аналогоцифрового преобразователя 1. В соответствии с частотой дискретизации от 30 где Г(С, ) - отсчет сигнала на выходе регистра 8;1(1) - отсчет сигнала на выходе регистра 7;1(1) - отсчет сигнала на входепреобразователя 1.Такую операцию арифметический блок 5 выполняет для каждого отсчета счеты сигнала с выхода преобразователя 1 поступают на информационныйвход арифметического блока 5. Одновременно тактовые импульсы от хро низатора 2 поступают на счетныйвход счетчика 3 и на входы управления блока 4 сравнения,арифметического блока 5 и блока 6 памяти. В арифметическом блоке 5 отсчеты последовательно записываются в первый 7 ивторой 8 регистры и с выхода блока 5поступают в блок 6 памяти, Умножитель 9 выполняет умножение на (-1)отсчета сигнала, записанного в реги стре 7, Сумматор 10 выполняет суммирование отсчетов с входа блока 5 и свыхода умножителя 9. Одновременносумматор 11 выполняет суммированиеотсчетов на выходах умножителя 9 20 и регистра 8. С выходов сумматоров10 и 11 результаты суммирования поступают на третий сумматор 12, навыходе которого получается конечнаяразность второго порядка в точке 25 дискретизациие11794 10 Составитель М. НикуленковТехред М.Надь Корректор А. Самборскаяг Редактор А. Лежнина Заказ 5682/54 Тираж 611 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 вхо( лого сигнала в конвейерном режиме, т.е. одновременно выполняются запись отсчетов в регистры 7 и 8 и суммирование предыдущих отсчетов, записанных в этих регистрах, сумматорами 10 - 12. С выхода сумматора 12 код конечной разности сигнала второго порядка поступает на блок 4 сравнения. Блок 4 сравнения анализирует код на втором выходе блока 5: еслиК( ) = О, то отсчет в точке является избыточным и он не передается, в противном случае отсчет является существенным и он считывается с выхода устройства. Сигнал с выхода блока 4 сравнения поступает на управляющие входы считывания счетчика 3 и блока 6 памяти. Если отсчет в точке 1 не является избыточным, то выполняется считывание кода этого отсче.2 О та из блока 6 памяти и считывание када расстояния между двумя последовательными неизбыточными отсчетами, ко. торый записан в счетчике 3, так как 134счетчик 3 подсчитывает число тактовых импульсов между двумя неизбыточными отсчетами сигнала. Сигнал с выхода блока 4 сравнения с некоторой задержкой также поступает на управляющий вход сброса счетчика 3 в нулевое состояние. В устройстве существует задержка информации на время формирования первой конечной разности в бло" ке 5. Поэтому в блок 4 сравнения также входит элемент задержки, который может быть реализован в виде регистра сдвига, в первый разряд которого перед началом работы устройства записывается "1", а остальные "0". Это выполняется для того, чтобы пер" вый отсчет сигнала бып определен как неизбыточный и считан. Выход блока 4 . сравнения также используется как выход устройства с целью его сопряжения . с другими устройствами цифровой обработки сигналов, например с микропро" рессорами для выдачи сигнала прерывания.