Устройство для дискретной обработки аналоговой информации

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИХЕСПУБЛИК 1166302 19) Я Н 03 М 1/02 ИСАНИЕ ИЗОБРЕТ СУДАРСТВЕННЫЙ КОМИТЕТ СССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Ордена Ленина институт кибернетики им. В. М. Глушкова(54) (57) УСТРОЙСТВО ДЛЯ ДИСКРЕТНОЙ ОБРАБОТКИ АНАЛОГОВОЙ ИНФОРМАЦИИ, содержащее два формирователя логических уровнем, выходы которых подключены к информационным входам первого блока памяти, первый и второй выходы которого подключены соответственно кпервым и вторым входам второго блокапамяти и дешифратора, выходы второгоблока памяти подключены к третьему и четвертому входам дешифратора, отличающееся тем, .то, с целью повышения помехоустойчивости устройства, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два инвертора, два элемента И - НЕ, формирователь импульсов и триггер, выходы формирователей логических уровней подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к входу первого инвертора и первому входу первого элемента И - НЕ, выход первого инвертора подключен к первому входу второго элемента И - НЕ выход которого объединен с выходом первого элемента И - НЕ и подключен к входу формирователя импульсов, выход которого подключен к синхровходам триггера, первого блока памяти и через второй инвертор к синхровходу второго блока памяти, прямой выход триггера подключен к второму входу второго элемента И - НЕ, инверсный выход триггера подкЛючен к его информационному входу и второю входу первого элемента И - НЕ.Из; бретение относится к автоматике и вычислительной технике и предназначено для преобразования линейных или угловых ремещспй в число импульсов, пропорциональное величине перемещения с учетом его направления.Целью изобретения является повышение помехоустойчивости устройства для дискретной обработки аналоговой информации.На фиг. 1 представлена блок-схема устройства для дискретной обработки аналоговой информации перемещения в код; на фиг. 2 - временные диаграммы работы устройства.Устройство содержит формирователи 1 и 2 логических уровней, блок 3 памяти текущего состояния, блок 4 памяти предыдущего состояния, дешифратор 5, блок 6 формирования синхроимпульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, инвертор 8, элементы И - НЕ 9 и 1 О, формирователь 11 импульсов, триггер 12 и инвертор 13,Устройство работает следующим образом.При перемещени кодовой шкалы на выходах формирователей 1 и 2 возникают две последовательности импульсов, сдвинутые одна относительно другой на четверть периода, причем частота следования импульсов прямо пропорциональна скорости перемещения шкалы. При движении шкалы в одном направленйи на выходе формирователей возникают состояния 00, 10, 11, 01, при смене направления движения 00,01,11,10. Анализируя одновременно текущее и предыдущее состояния, можно определить направление перемещения шкалы. Для запоминания состояния предназначены блоки 3 и 4 памяти. Анализ состояний осуществляется с помощью дешифратора 5, который выдает импульсы на суммирующий (+) или вычитающий ( - ) входы реверсивного счетчика (не показан) при соответствующих перемещениях кодовой шкалы.Таким образом, состояние реверсивного счетчика пропорционально величине перемещения шкалы относительно точки отсчета. Блок 6 служит для формирования синхроимпульсов, которые вырабатываются при каждой смене состояний на выходах формирователей 1 и 2, причем для повышения помехоустойчивости синхроимпульсы формируются только после окончания формирования на выходах формирователей логического уровня,Принцип действия схемы формирования импульсов занесения поясняется с помощью временной .диаграммы (фит. 2), где слева показана диаграмма состояний при работе преобразователя в режиме сложения, а справа - в режиме вычитания,На входы блока 6 формирования синх.роимпульсов подаются обе последовательности сигналов с выходов формирователей 1 и 2, которые суммируются элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 7. На выходе элемента 7 логический уровень изменяется при любом изменении состояния на выходах формирователей 1 и 2 (диаграмма Е, О фиг. 2). При этом вблоках 3 и 4 памятидолжны фиксироваться только те изменения состояния, которые остаются стабильными в течение некоторого промежутка времени 1,. Всякое изменение состояния длительностью 1(1, воспринимается как помеха и не вызывает формирование синхроимпульса. Для этой цели в схеме используется формирователь 11 импульсов, который соединяется с выходами двух элементов И - НЕ 9 и 10 с открытыми коллекторами, Длительность интервала 1 задается формирователем 11. В исходном состоянии на оба входа одного из элементов И - НЕ поступают уровни логической 1, другого - -уровни логического О. В случае изменения состояний на выходах формирователей 1 и 2 25 логические уровни на входах 0 и С элементов И - НЕ 9 и 10 изменяются на противоположные, т. е. оба элемента И - НЕ 9 и 10 имеют на выходе высокий логический уровень. Если изменение состояния остается устойчивым в течение времени ( то на выходе формирователя 11 импульсов появляется передний фронт синхроимпульса. В противном случае 1,) один из элементов И - НЕ переходит в состояние с низким логическим уровнем на выходе до того, как срабатывает формирователь 1 импульсов. Передний фронт синхроимпульса поступает на сйнхровход триггера 12 и изменяет его состояния на выходах на противоположные. При этом уровень логической 1 подается на оба входа элемента И - НЕ 10, на выходе которого устанавливается сигнал логического 0. Формирователь 11 вырабатывает задний фронт синхроимпульса.Таким образом, длительность импульса занесения определяется суммарным временем задержки срабатывания элементов 12, 10 и 11 45 и временем формирования импульсов формирователем 11 (диаграмма Р, фиг. 2). Занесение в блок 3 памяти текущего состояния осуществляется по переднему фронту синхроимпульсавырабатываемого формирователем 11, запись в блок 4 памяти предыдущего состояния происходит по заднему фронту этого же импульса, который с помощью инвертора 13 преобразуется в передний фронт инверсного импульса (диаграмма К).Т ПИ Госуд по делам 035, Москва,л ППП Патен