Инвертор на мдп-транзисторах

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) (И) ОПИСАНИЕ ИЗОБРЕТ ТОРСЯОМУ СВ СТВУ(21) (22) (46) (72) .(53) (56) В 64 3374837/ 04.01.82 07. 12.84 Д.М. Зат 681.142.1. Автор 441, кл;Авторск аявке В03 К .3/ 8-2 2 и ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Бюл. В 45кян и А,А. Бадалян72(088.8)кое свидетельство СССРН 03 К 19/094,03. 12.76е свидетельство СССР2995494/18-21,53 (прототип).(54) (57) ИНБЕРТОР НА МДП-ТРАНЗИСТОРАХ, содержащий конденсатор, первый вывод которого соединен с истоком первого транзистора, сток изатвор которого подключены к шинепитания, второй транзистор, стоккоторого соединен с шиной питаниязатвор - со стоком третьего,транзистора, исток - с вторым выводом конденсатора и с выходной шиной,затвор третьего транзистора соединен с входной шиной и с стокомчетвертого транзистора, затвор.котрого соединен с шиной питания, аисток - с затвором пятого транзистора, исток которого соединен систоком третьего транзистора и .собшей шиной, о т л и ч а ю щ и йс я тем, что, с целью повышения егбыстродействия, в него введенышестой и седьмой транзисторы, причем затвор и сток шестого транзис-тора соединены с первой обкладкойконденсатора, а исток - со стокомтретьего транзистора, затвор седьмого транзистора соединен с входношиной; сток - с выходной шиной, аисток - со стоком пятого транзист.ора.1128388 10 15 20 25 30 40 50" 1Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в мощных выходных каскадах логических устройств.Известен инвертор на ИДП-тран.зисторах, содержащий два нагрузочных транзистора, соединенных последовательно с входным переключающим транзистором, двухтактный выходной каскад, ускоряющий конденсатор, подключенный одним выводом к выходной шине, а другим - к истоку первого нагрузочного транзистора, стоку и затвору второго нагруэочного транзистора 1.Недостатком данного устройства является наличие сквозногс тока, протекающего через выходные транзисторы при работе инвертора в динамическом режиме (при подаче логической единицы на вход устройства некоторое время оба выходных тран зистора оказываются открытыми и через них протекает ток ст шины питания к общей шине), что приводит .к большому потреблению мощности в динамическом режиме.Наиболее близким к изобретению является формирователь импульсов, содержащий конденсатор, первая обкладка которого соединена с истоком первого транзистора, сток и затвор которого подключены к шине питания, второй транзистор. сток которого соединен с шиной питания, затвор - со стоком третьего тран- зистора, исток - с второй обкладкой конденсатора и с выходной шиной, затвор третьего транзистора соединен с входной шиной и. со стоком четвертого транзистора, затвор которого соединен с шиной питания, а исток - с затвором пятого транзистора, исток которого соединен с истоком третьего транзистора и с общей шиной, при этом сток третьего транзистора соединен с истоком первого транзистора, а исток второго - .со стоком пятого транзистора. В известном устройстве за счет цепи задержки на четвертом транзисторе сквоввой ток отсутствует 21 . Недостатком известного устройства является его низкое быстродейст вие, так как для включения и вы.ключения неинвертирующего транзис-, тора выходного каскада необходимо заряжать конденсатор через нагрузочный транзистор входного инвертора и разрежать через входной транзистор инвертора. Цель изобретения - повышениебыстродействия устройства.Поставленная цель достигаетсятем, что в инвертор на МДП;транзисторах, содержащий конденсатор, первый вывод которсго соединен с истоком первого транзистора,сток изатвор которого подключены к шинепитания, второй .транзистору стоккоторого ссединен с шиной питания,затвор - со стоком третьего транзистора, исток - с вторым выводамконденсатора и с выходной шиной,затвор третьего транзистора соединен с входной шиной и со стокомчетвертого транзистора, затвор ко-.торсго соединен с шиной питания, аисток - с затвором пятого транзистора, исток которого соединен систоком третьего транзистора и собщей шиной, введены шестой и седьмой транзисторы, причем затвор исток шестогс транзистора соединены с первой обкладкой конденсатора, а исток - сс стоком третьеготранзистора, затвор седьмого транзистора соединен с входной шинойусток - с выходной шиной, а исток -со стоком пятого транзистора.На чертеже представлена принципиальная электрическая схема предлагаемого инвертора.Устройство содержит транзисторы1-7 и конденсатор 8. Первый выводконденсатора 8 соединен с истокомтранзистора 1, затвори сток которого соединены с шиной питания и сзатвором и стоком транзистора 6,исток которого соединен сс стокомтранзистора 3 и с затвором транзистора 2. Сток транзистора 2 соединен с шиной питания, исток - с второй обкладкой конденсатора, сс стоком транзистора 7 и с выходной шиной, Затворы. транзисторов 3 и о 7соединены с входной шиной. Истокитранзисторов 3 и 5 соединены собщей шиной. Затвор транзистора 4подключен к шине питания, сток - квходной шине, а исток - к затворутранзистора 5. Сток транзистора 5соединен с истоком транзистора 7.Устройство работает следующимЗаказ 9083(43 Тираж 861 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035,Москва, Ж, Раушская наб д. 4/5 Филиал ППП "Патент", г, Ужгород, ул, Проектная, 4 3 1В исходном состоянии на входнуюшину подается логический "О",Транзисторы 3,5 и 7 закрыты, а транзистор 2 открыт и .на выходной шинеприсутствует логическая "1",При подаче.на вход устройствалогической "1" открываются транзисторы 3 и 7 (транзистор 5 в это время закрыт), на затвор транзистора 2поступает логический "0" и он начинает закрыватьсяЧерез время,большее времени срабатывания транзисторов 3,7 и 2, открывается тран-.зистор 5 и на выходной шине появляется логический "О", Величина времени задержки определяется сопротивлением открытого транзистора 4 ивеличиной входной емкости транзистора 5.При подаче .на входную, шину логического "О закрываются транзисторы 3 и 7, на затворе транзистора2 уровень напряжения начинает повышаться, через некоторое времятранзистор 2 открывается и на входной шине появляется напряжение логической "1". Транзистор 5 закрывается через некоторое время послесрабатывания транзисторов 3 и 7.Дополнительно введенные транзисторы 6 и 7 позволяют повысить быстродействие устройства. Если принятьсопротивление открытого входного. 128388 фтранзистора инвертора равным Р, асопротивление нагрузочного транзистора 20 Р, емкость затвор - истокинвертирующего транзистора выходного двухтактного каскада за С, емкость конденсатора равной 10 С, асопротивлением открытых транзисторов двухтактного каскада пренебречь,то время включения неинвертирующе 1 О го транзистора равно 20 Р х 10 С, а,время его выключения в . 10 РС,Время включения и выключения инвертирующего транзистора равно 10 РС, 15. В предлагаемом устройстве, еслипринять те же соотношения, что идля известного, время включениятранзистора 5 равно 20 РС, так какконденсатор 8 остается заряженным,потому что транзисторы 1 и 6 являются нагрузочными, а время выключения равно РС. Время включениятранзисторов 5 и 7 равно (если принять сопротивление транзистора 4 25равным 10 Р, а его можно выбратьравным 2-3 Р) 10 РС и время выключения равно РС, так как при подачена вход устройства логического "0"транзистор 7 закрывается за время,равное РС.30Таким образом, предлагаемое уст-.ройство превосходит по быстродействию известное почти в десять раз.