Контролируемое арифметическое устройство

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А ц 9) (11) 3(5 0 06 Г 11 00 ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕЙИЙ И ОТКРЫТИЙ(71) Киевский ордена Ленина политехнический институт им, 50-летия Великой Октябрьской социалистической революции(56) 1. Авторское свидетельство СССРР 404804, кл. 0 06 Р 7/50, 1970.2. Селлерс Ф. Методы обнаруженияошибок в работе ЗЦВМ, М., "Мир",1972, с. 144.3, Авторское свидетельство СССРР 792250, кл. 0 06 Р 11/00, 1978(54)(57) КОНТРОЛИРУЕМОЕ АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее регистры первого и второго операндов, сумматор, регистр результата и схему сравнения, причем первая и втораягруппы информационных нходов устройства соединены с информационнымивходами регистров первого и втордгооперандов соотнетственно, выходыкоторых соединены с входами операндов сумматора, управляющий вход устройства соединен с управляющим входом сумматора, выход которого соединен с первым входом схемы сранненияи информационным входом регистрарезультата, выходы регистра результата и схемы сравнения являются соответственно информационным и контрольным выходами устройства, о т л ич а ю щ е е с я тем, что, с цельюупрощения, выход регистра результата соединен с вторым входом схемысравнения, управляющий вход устройства соединен с управляющими входамирегистров первого и нторого операндов и входом блокиронки записи регистра результата.Изобретение относится к. вычислительной технике и может быть использовано в ЦВМ и устройствах обработки цифровой информации повышенной надежности.Известно арифметическое устройство с контролем по четности, содержащее три регистра, комбинационныйсумматор, коммутатор, две схемыформирования четности и схему фиксации сбоя 1 .10Недостатками данного устройстваявляются сложность и невысокая достоверность контроля.Известно также арифметическоеустройство, контролируемое с помощью 15остаточного кода и содержащее дварегистра слагаемых и регистр суммы,сумматор, три схемы вычисления остатка по модулю, сумматор остаткови схему сравнения 21 .20Недостатки укаэанного устройства также обусловлены сложностью иневысокой достоверностью контроля,так как, в частности, контроль помодулю принципиально не позволяетобнаруживать ошибки при изменениирезультата суммирования на величину, краткую модулю контроля,Наиболее близкое к предлагаемомуконтролируемое арифметическое устройство содержит два регистра операндов, входы которых подключенык соответствующим информационнымвходам устройства, а выходы - к соответствующим входам сумматора, выход которого соединен с входом регистра результата и первым входомсхемы сравнения кодов 31 .Недостатком известного устройства являются большие аппаратурние.затраты, 40Цель изобретения - упрощение устройства.Поставленная цель достигаетсятем, что в контролируемое арифметическое устройство, содержащее регистры первого и второго операндов,сумматор, регистр результата и схему сравнения, причем первая и втораягруппы информационных входов устройства соединены с информационнымивходами регистров первого и второгооперандов соответственно, выходыкоторых соединены с входами операндов сумматора, управляющий вход устройства соединен с управляющим входом сумматора, выход которого соединен с первым входом схемы сравненияи информационным входом регистра результата, выходы регистра результата и схемы сравнения являются соответственно информационным и контроль ным выходами устройства, выход регист.ра результата соединен с вторым входом схемы сравнения, управляющийвход устройства соединен с управляющими входами регистров первого и второго операндов и входом блокировкизаписи регистра результата.На чертеже приведена структурнаясхема контролируемого арифметического устройства двойными линиямиизображены информационные шины устройства).Устройство содержит регистры 1и 2 операндов, сумматор 3, регистр 4 результата, схему 5 сравнения кодов и управляющий вход 6, Входы регистров 1 и 2 подключены к соответствующим информационным входамустройства. Выходы регистров 1 и 2соединены с соответствующими входами сумматора 3, выход которого подключен к входу регистра 4 результата и первому входу схемы 5 сравнениякодов, Выход регистра 4 результатасоединен с вторым входом схемы 5сравнения кодов. Управляющий входф 6подключен к управляющим входам регистров 1 и 2, входу переноса сум-,матора 3 и входу блокировки записирегистра 4. Регистры 1 и 2 могутбыть построены на триггерах со счетным входом, подключенным к управляющему входу регистра,При контроле операции сложенияиспользуются следующие соотношениямежду прямыми и инверсными кодамиоперандов:А8 ф В Спп ргде А и 8 - прямые и -разрядные двоичные коды слагаемых,Д и 1 - инверсные и-разрядные двоичные коды слагаемых,С = 1 (1ииСложим почленно первое и второеуравнения(Аф.В 1 ф(АЯ) = 2 СТак как 2 Сд =,И( Я, то, прибавивк левой и правой частям последнегоравенства единицу, получимА 6(Д В 1) =Скс - .ю ,и.пиОтсюда следует, что А я . А+ 0+ .Таким образом, можно контролировать правильность выполнения сложения, сравнивая поразрядно результаты суммирования прямых и инверсных кодов слагаемых.Работа устройства состоит из двух тактов - рабочего и контрольного, На рабочем такте шина режима находится в состоянии "0". Операнды записываются в регистры 1 и 2, после чего поступают на соответствующие входы сумматора 3С выхода сумматора 3 сумма прямых кодов операнда записывается в регистр 4 результата, После этого осуществляется контрольный1076906 Составитель И,Сигалов Техред Л,Микеш КорректорМ.,цемчик Редактор А.Огар Заказ 750/46 Тираж 699 Подписное ВНИИПИ Государсренного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП "Патент", г.ужгород, ул.Проектная, 4 такт работы устройства. Для этогошина 6 режима переводится в состояние "1", По этому сигналу в регистрах 1 и 2 производится поразрядноеинвертирование записанных входныхоперандов. В сумматоре 3 инверсныекоды операндов суммируются с единицей в младшем разряде, которая поступает по шине 6,После установления нового значения на выходе сумматора 3 схемой 5 сравнения кодов осуществляется поразрядное сравнение содержимого регистра 4 результата со значением контрольной суммы, вычисленной на контрольном такте. В том случае, когда значения и-х разрядов суммы операндов и контрольнойсуммы совпадают, схемой 5 сравнения кодоввырабатывается сигнал ошибки.Предлагаемое устройство по сравнению с прототипом более простои надежно, так как из-за меньших 5 аппаратурных затрат в нем сниженавероятность возникновения сбоев.Кроме того, предлагаемое устройство предпочтительнее и по своимдиагностическим возможностям, так 10 как использование инверсных кодовпозволяет обнаруживать все константные отказы как на входах, так ина выходах сумматора, а также осуществлять локализацию места возникновения ошибки благодаря тому, чтона контрольном такте точно выявляется разряд сумматора, в которомпроизошла ошибка.