Устройство для вычисления квадратного корня

ИСАНИЕ ИЗОБРЕТ ИЯ ЕЛЬСТ ВТОРСНОМУ Св тт хниОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Московский ордена Ленинадена Октябрьской Революции энеческий институт(56) 1. Байков В.Р Селютин СВычисление элементарных АункЭКВМ. М., "Радио", 1982, рис.с. 49.2. Оранский А,М, Аппаратныеды в цифровой вычислительной тке. Минск, БГУ, 1977, рис. 5-1с. 121 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯКВАДРАТНОГО КОРНЯ, содержащее первый, второй и третий регистры, схеМу сравнения, сумматор, блок управления, содержащий генератор импульсов и первый элемент И, первый. входкоторого соединен с выходом генератора импульсов, информационные выходы первого регистра соединены спервой группой входов схемы сравне.ния, вторая группа входов которойсоединена с выходами сумматора и синформационными входами второгорегистра, входы первого слагаемогосумматора соединены с выходами третьего регистра, о т л и ч а ю щ е е -с я тем, что, с целью повышениябыстродействия устройства, в неговведены счетчик, группа элементовИ, четвертый и пятый регистры, а вблок управления - первый и второйраспределители импульсов, второй и третии элементы И, три элементаИЛИ, элемент НЕ, триггер, выход ко-торого соединен с вторым входомпервого элемента И, выход которогосоединен с входом первого распределителя импульсов, выход схемы сравнения соединен с первыми входамиэлементов И группы, первым входомвторого элемента И и входом элемента НЕ, выход которого соединеч спервым входом третьего элемента И,выход которого соединен с первымвходом первого элемента ИЛИ, с входом разрешения вычитания счетчикаи входом синхронизации второго регистра, информационные выходы которого соединены с входами второгослагаемого сумматора, второй входпервого элемента ИЛИ соединен с выходом второго элемента ИЛИ и входомсложения счетчика, первый вход вто)рого элемента ИЛИ соединен с выходом второго элемента И, вход синхронизации устройства соединен с входомсинхронизации первого регистра ипервым входом третьего элемента ИЛИ,выход которого соединен с входомтриггера, первый выход первого распределителя импульсов соединен стактовым входом счетчика и входомсдвига на три разряда в сторону младших разрядов четвертого регистра,второй выход первого распредеяителяимпульсов соединен с вторым входомвторого элемента ИЛИ, выход которогосоединен с входом разрешения сложения счетчика, вход управления счетом которого соединен с выходомпервого элемента ИЛИ, третий выходпервого распределителя импульсов1141407 соединен с входом сдвига на одинразряд в сторону старших разрядовчетвертого регистра, тактовым входомпятого регистра и входом второго распределителя импульсов, четвертыйвыход первого распределителя импульсов соединен с вторыми входами второго и третьего элементов И, пятыйвыход первого распределителя импульсов соединен с тактовым входомтретьего регистра, разрядные выходыкоторого соединены со сдвигом наодин разряд в сторону младших с первой группой разрядных входов счетчика, вторая и третья группы разрядных входов счетчика соединены соответственно с прямыми и инверснымиразрядными выходами четвертого Изобретение относится к автомати ке и вычислительной технике и может быть использовано при построении специализированных вычислительных устройств, функциональных преобразователей информации и как специализированный процессор больших ЦВМ.Известно устройство для вычисления квадратного корня, содержащее три сумматора, счетчик, схему срав нения, блок вентилей сдвига и три регистра 13,Недостатком устройства является невысокое быстродействие.Наиболее близким по технической 15 сущности к предлагаемому являетсяустройство для вычисления квадратного корня, содержащее первый,второй и третий регистры, схему сравнения, первый и второй накапливающие сумматоры, блок управления,блок памяти, при этом информационные выходы первого регистра соединены с первой группой входов схемысравнения, выход которой соединен с 25первым входом блока управления, свторой группой входов схемы сравнения соединены выходы первого сумматора, которые также соединены с информационными входами второго регистра, входы первого сумматорасоединены с информационными выходами третьего регистра, информационрегистра, разрядные выходы счетчикасоединены соответственно с информа-,ционными входами третьего регистра,выходы второго распределителя импульсов с первого по 1-й ( % - разрядность результата) соединены соответственно с вторыми входами элементов И группы, выходы которыхсоединены соответственно с информационными входами пятого регистра,.вод кода аргумента устройства соединен со сдвигом на 2 Ф разрядов всторону старших (в - число разрядовдробной части результата) с информационными входами первого регистра, Ъ-й выход второго распределителя импульсов соединен с вторымвходом третьего элемента ИЛИ. ные входы которого соединены с выходаМи второго сумматора, которые также еоединены с информационными входами первого регистра, входы второго сумматора подключены к информационным выходам второго регистра, информационные входы регистра второго накапливающего сумматора соединены с входом кода аргумента, а также с выходами первого сумматора, первый выход блока памяти подключен к второму входу блока управления, а второй выход блока памяти - к информационным входам второго регистра, вход блока памяти соединен с первым выходом блока управления, второй выход которого соединен с входом синхронизации второго регистра, к тактирующему входу второго сумматора подключен третий выход блока управления, четвертый выход которого соединен с входом синхронизации третьего регистра, пятый выход блока управления подключен к тактирующему входу первого сумматора, к третьему входу схемы сравнения подключен шестой выход блока управления, седьмой выход которого соединен с входом синхронизации первого регистра 2.Недостатком известного устройства является сравнительно невысокое быстродействие.1141 30 3Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для вычисления квадратного корня, содержащее первый, второй и третий регистры, ,схему сравнения, сумматор, блок управления, содержащий генератор импульсов и первый элемент И, первый вход которого соединен с выходом генератора импульсов, информационные выходы первого регистра в .с первой группой входов схемы сравнения, вторая группа входов которой соединена с выходами сумматора и с информационными входами второго регистра, входы первого слагаемого сумматора - с выходами третьего регистра, введены счетчик, группа элементов И, четвертый и пятый регистры, а в блок управления - первый и второй распределители импульсов, второй и третий элементы И, три элемента ИЛИ, элемент НЕ, триггер, выход которого соединен с вторым входом первого элемента И, выход которого соединен с входом первого распределителя импульсов, выход схемы сравнения - с первыми входами элементов И группы, первым входом второго элемента И и входом элемента НЕ, выход которого соединен с первым входом третьего элемента И, выход которого соединен. с первым входом первого элемента ИЛИ, с входом разрешения вычитания счетчика и входом синхронизации 35 второго регистра, информационные выходы которого соединены с входами второго слагаемого сумматора, второй вход первого элемента ИЛИ - с выходом второго элемента ИЛИ и вхо дом сложения счетчика, первый вход второго элемента ИЛИ - с выходом второго элемента И, вход синхронизации устройства - с входом синхронизации первого регистра и первым вхо- ф 5 дом третьего элемента ИЛИ, выход которого соединен с входом триггера, первый выход первого распределителя импульсов - с тактовым входом счетчика и входом сдвига на три раз" 50 ряда в сторону младших разрядов четвертого регистра, второй выход первого распределителя импульсов - с вторым входом второго элемента; выход которого соединен с входом 55 разрешения сложения счетчика, вход управления которого. соединен с выходом первого элемента ИЛИ, третий 407выход первого распределителя импуль.сов - с входом сдвига на один разряд в сторону старших разрядов четвертого регистра, тактовым входом пятого регистра и входом второго распределителя импульсов, четвертый выход первого распределителя импульсов - с вторыми входами второго и третьего элементов И, пятый выход первого распределителя импульсов с тактовым входом третьего регистра, разрядные выходы которого соедит нены со сдвигом на один разряд в сто" рону младших с первой группой разряд-, ных входов счетчика, вторая и третья группы разрядных входов счетчика -соответственно с прямыми и инверсными разрядными выходами четвертогорегистра, разрядные выходы счетчика - соответственно с инФормационными входами третьего регистра, выходы второго распределителя импульсовс первого по -й ( 1 - разрядностьрезультата) - соответственно с вто- .рыми входами элементов И группы,выходы которых соединены соответственно с инФормационными входами пятого регистра, вход кода аргументаустройства - со сдвигом на 2 п разрядов в сторону старших (н - числоразрядов дробной части результата)с инФормационными входами первогорегистра, 1-й выход второго распределителя импульсов - с вторым входомтретьего элемента ИЛИ,На Лиг. 1 представлена структурная схема предлагаемого устройства;на Аиг. 2 - функциональная схемаблока управления; на Лиг. 3 - дваразряда счетчика 6, на фиг. 4 - фрагмент двоичного представления Аункции 1 = ГХ,Устройство (Фиг. 1) содержит регистр 1, схему 2 сравнения, сумматор 3, регистры 4 и 5, счетчик 6,регистр 7 сдвига, блок 8 управления,группу элементов И 9, регистр 10,вход 11 синхросигнала и вход 12 кода аргумента.Функциональная схема блока 8 управления содержит генератор 13 тактовых импульсов, элементы ИЛИ 14-16,триггер 17, элемент НЕ 18, элементыИ 19-21, распределители 22 и 23импульсов,Функциональная схема двух разрядов счетчика 6 содержит триггеры24 и 25, элементы 2 И-ИЛИ 26 и 27,элементы И-НЕ 28-33,Принцип работы устройства базируется на следующих положениях,1В двоичном представлении функции У = 1 Х % -разрядным числом1 разность Б, = 1.1(3 + 1) - 1 (,3) = С = сопя1 Угде п1 - число дробных разрядовЬ;(1) - 3-й интервал постоянства -го разряда, равный длине 1-го участка изменения аргумента, на котором -й разряд принимает только единичное или только нулевое значение,2. Между "смежными" интервалами постоянства в 1.-м и (д - 1)-и разрядах двоичного представлении Аункции У = Е имеют место следующие соотношения, записанные в форме, удобной для организации вычислительного процесса(о 1где 1.; Ц), Ь (3) - соответственнонулевой и единичный интервалы постоянства1-го разряда, на которых 3-й разряд принимает8 голько нулевое (на Ь;(1) или только единичное (на Ь (3) значение.111Определение того, какому интеР- валу постоянства Аункции - единичному или нулевому в каждом разряде двоичного представления Аункции УГХ, полученном при дискретности изменения аргумента ЬХ д = 2-ЯФ принадлежит значение аргумента Х)о, = = Х 288, дает возможность сАормировать значения всех разрядов Аункции У. Данное определение реализуется при помощи сравнения Х , с текущим значением суммы интервалов постоянства Аункции У = 8 ХЗт Е)85 М,:.причем результат на выходе схемы 2 сравнения1 если Я 1 Ммод 4 Хо, если 8 ПМ д ) Х,В схеме устройства, представленной на Аиг, 1, сравнение БУМ смоХ, выполняется в схеме 2 сравнения, вычисление текущего значения15 Я 3 М, осуществляется в сумматоре 3,вычисление интервалов постоянства -в счетчике 6, Аормирование и хранение разности Б интервалов постоянст 1ва реализуется в регистре 7 сдвига,20 результат У = 1)Х формируется в регистре 10. Устройство работает следующимобразом.28 В исходном состоянии в регистре5 и счетчике 6 записан код первогоинтервала постоянства старшего разряда двоичного представления АункцииУ=7 Х Ьч(1) =22 г вре 30 гистре 7 записан код разности 81, == Ь )8 (2) - 1, 1, (1) = 2 "-", остальные все регистры и триггер обнулены.1По синхросигналу с входа 11 кодаргумента Х с входа 12 записывается 85 в регистр 1, Так,как запись происходит со сдвигом за счет жесткойсвязи на 2 п разрядов в сторону старших, то в регистре оказывается кодХ , = Х 288. Синхросигнал с входа 40 11 поступает также на второй входблока 8 управления, в котором синхросигнал проходит элемент ИЛИ 14 ипереключает в "1" триггер 17. Сигналлогической "1" с прямого выхода триггера 17 открывает элемент И 19, итактовые импульсы с генератора 13тактовых импульсов начинают поступать на вход распределителя 22 импульсов, который коммутирует их напять направлений. Первый тактовыйимпульс с распределителя 22 импульсов поступает на первый выход блока8 управления и далее на вход разрешения приема инАормации счетчика 6и на вход управления сдвигом регистра 7, при этом в счетчике 6 осуществляется прием инАормации с ре-,гистра 5 со сдвигом за счет жесткой11414 7связи на один разряд в сторону младших, а в регистре 7 в ,сдвиг его содержимого на. три разряда в сторону младших. Второй тактовый импульс с второго выхода распределителя 22 импульсов поступает на второй вход элемента ИЛИ 15, выход которого яв 07 8ней -й элемент И. Сигнал с выхода д-го элемента И группы элементов И ". записывается в 1-й разряд регистра 10 результата вычисления АункцииФУ = 1 Х , на вход синхронизации которого поступает тактовый импульс с третьего выхода блока 8 управления25 постоянства, для этого код текущего интервала постоянства из регистра 5 складывается с предыдущим значением ЯУИ , находящимся в регист" ре 4. Полученное значение БУМ35 сравнивается в схеме 2 сравнения с КОДОМ Хщр40 на вход распределителя 23 импульсов, 50 55 ляется вторым выходом блока 8 управления, кроме того, сигнал с выходаэлемента ИЛИ 15 поступает на второй вход элемента ИЛИ 16 и с его выхода на шестой выход блока 8 управления. С второго выхода блока 8 управления тактовый импульс поступает на вход разрешения сложения счетчика 6. Одновременно с шестого выхода блока 8 управл ния сигнал логической "1" поступает на вход управления счетомсчетчика 6, на первую группу разрядных входов которого подан код спрямых выходов разрядов регистра 7содержащий одну "1", а на третьюгруппу разрядных входов счетчика 6подан код с инверсных выходов разрядов регистра 7. В счетчике 6реализуется сложение его содержимого с кодом регистра 7. Одновременнос выполнением операций, синхронизируемых первым и вторым тактовыми импульсами, в сумматоре 3 вычисляет- Зся текущее значение суммы интервалов Если ЯМ, 4 Х то это значит,что в -м разряде двоичного представления Аункции У = -ГХ данномузначению агрумента Х соответствует единичный интервал постоянства, впротивном случае - нулевой. Результат сравнения со схемы 2 сравнения поступает на первую группу входов группы элементов И 9. Третий тактовый импульс поступает с третьеговыхода распределителя 22 импульсов который коммутирует входные импульсы на к направлений, которые представляют собой -разрядный седьмой выход блока 8 управления. Код с седьмого выхода блока 8 управления, соцержащий одну "1" в 1-м разряде, оступает на вторую группу входов группы элементов И 9 и открывает в 10 15 20 Сравнения в схеме 2 сравнения и запись значений разрядов Аункции У == Х в регистр 10 осуществляются,начиная со старших разрядов. Тактовый импульс с третьего выхода блока8 управления также поступает навход управления сдвигом регистра 7и осуществляет сдвиг его содержимогона один. разряд в сторону старших.Четвертый тактовый импульс с четвертого выхода распределителя 22 импульсов поступает на второй входэлемента И 21, на первый вход которого поступает инвертированное наэлементе НЕ 18 значение сигнала свыхода схемы 2 сравнения. Если на выходе схемы 2 сравнения логический "0", то элемент И 21 оказывается открыт, и четвертый тактовый импульс проходит на четвертый выход блока 8 управления и далее на вход разрешения вычитания счетчика 6, кроме того, через элемент ИЛИ 16 четвертый тактовый импульс поступает на шестой выход блока 8 .управления и далее на вход управле- . ния счетом счетчика 6. В счетчике 6, реализуется операция вычитания, в результате которой в счетчике 6 оказывается код (21 - 1) -го интервала постоянства следующего ( - 1)-го разряда - 1,; (2 - 1) .Если на выходе схемы 2 сравнения логическая "1", то элемент И 21 закрыт, а элемент И 20 открыт, и чет 1 вертый тактовый импульс через открытый элемент И 20 поступает на первый вход элемента ИЛИ 15, выход которого является вторым выходом блока 8 управления. С второго выхода блока 8 управления четвертый тактовый импульс поступает на вход разрешения сложения счетчика 6. Кро" ме того, четвертый тактовый импульс поступает с выхода элемента ИЛИ 15 на второй вход элемента ИЛИ 16 и с его выхода, который является шестым выходом блока 8 управления, на вход управления счетом счетчика 6. В счетчике 6 реализуется операция сло 9 1жения, в результате которой в счетчике оказывается код (23 + 1)-гоинтервала постоянства следующеГо(д - 1)-го разряда - 1,; (23 + 1).Пятый тактовый импульс поступаетс пятого выхода блока 8 управленияна вход синхронизации регистра 5В регистр 5 переписывается код вычисленного текущего интервала постоянства со счетчика б,Таким образом, одна итерациявычислительного процесса выполняетсяза пять тактов, Вычислительный процесссостоит изитераций,на каждой изкоторых формируется значение одногоразряда Функции У = Х . Вычислительный процесс заканчивается, когда на последнем выходе распределителя 23 импульсов появляется тактовый импульс, по переднему Фронту.которого в регистре 10 Формируетсязначение младшего разряда, а позаднему - триггер 17 переключаетсяв "0" и закрывает элемент И 19.Счетчик б работает следующимобразом,Запись информации регистра 5 всчетчик б происходит как обычно поКЯ-входам, управляемыми нулями, итактируется в счетчике б сигналомс первого выхода блока 8 управленияпри помощи элементов И-НЕ 29-32,при этом на Ю, 1 в вхо подаетсялогический 0 с выходов элементовИ-НЕ 28 и 33, Управление реверсомтакже осуществляется обычным образом, открывая сигналами с четвертого или второго выхода блока 8 управления соответствующий элементИ в элементе 2 И-ИЛИ 26 и коммутируяна счетный вход триггера 25 прямойили инверсный выход триггера 24.При выполнении операции сложения(вычитания) в счетчике б код с инверсных выходов разрядов регистра7, содержащий единственный "0" в(1 + 1)-м разряде, закрывает первый элемент И в элементе 2 И-ИЛИ 27,на второй вход которого подключенвыход элемента 2 И-ИЛИ 26, а единственная 1, содержащаяся в (+1)-мразряде кода, поступающего с прямыхвыходов разрядов регистра 7, черезвторой элемент И в элементе 2 И-ИЛИ,открытый сигналом логической "1",с шестого выхода блока 8 управленияпоступает на счетный вход триггера25 (д1)-го разряда счетчика 6. 141407 10Таким образом, в счетчике 6 реализу.ется операция сложения (вычитания).Регистр 10 выполнен на счетных триггерах, срабатывающих по переднемуФронту сигнала, на счетные входыкоторых подключены выходы группыэлементов И 9,В известном устройстве вычислительный процесс разбит на два этапа.На первом этапе выполняются подготовительные вычисления, которые используют операции записи в регистр(время выполнения операции Сз ),чтениЯ из блока памЯти ( чт Б ),сложения в сумматоре (Т), преобразования кода в дополнительный (С)Время выполнения первого этапаТатааГ;1)1 С таф( аале ); (нт 6 пАк) 2 ьп (11На втором этапе в известном устройстве реализуется непосредственное вычисление квадратного корня, при этом еще используются операции сравнения кодов (1, ) и сдвига (с ), Время выполнения второго этайагде 1 - разрядность результата.Общее время вычисления квадратногокорня составляет35Т:Т +Т, (3)оБ2В предлагаемом устройстве за счетодновременного выполнения операций время вычисления квадратного корня 40 составитТ,аа(так. ) )ар45 где 1 - время выполнения операсчции сложения на счетчике.Сравнивая выражения (2) и (4),видим, что временные затраты повычислению квадратного корня в предлагаемом устройстве примерно равнывременным затратам второго этапавычислительного процесса в известном устройстве. Учитывая, что Т 1 Ф Т 2,делаем вывод: быстродействие предлагаемого устройства примерно в двараза вьппе чем известного при увеличении аппаратнык затрат на 107.,1141407 12 в повышении быстродействия устройства примерно в два раза при увеличении аппаратных; затрат на 103. 5 Поскольку и известное и предлагаемое устройства относятся к устройствам, быстродействие которых близкок предельному, до достигнутое повышение быстродействия в два раза Ю при увеличении аппаратных затратна 10 Х представляет собой сушественный технический эффект. Точность вычисления квадратного корня в предлагаемом устройстве соответствует точности вычисления в известном устройстве. Например, при вычислении квадратного корня из Х = 0,3645 получен результат У = = 0,6035156 (разрядность дробной части выбрана равной 12, как и в известном устройстве), тогда как истинное значение квадратного корня У = 0,603738. Погрешность вычисления составила 0,0373. Отметим, что погрешность вычисления квадратного корня в предлагаемом устройстве обус- ловлена только лишь ограниченной разряд,15 ностью представления результата.Положительный технико-зкономичес", кий эффект изобретения заключается Предлагаемое устройствб может быть использовано в специализированных.вычислительных устройствах, функциональных преобразователях информации, микрокалькуляторах и т.д.Сцч 4 с Составитель А.КазанскийТехРед М,кузьма Корректор М.Демчик едактор В.Да Заказ 496/36 Тираж 710 ВНИИПИ Государств по делам изобр 3035, Москва, Ж,чЩ