@ -триггер с предпочтительной установкой в @ -состояние

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 5 3/286 н ОПИСАК АВТОРСКОМ 0 БЕЕТЕНИя аеиатил ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) КЯ-ТРИГГЕР С ПРЕДПОЯТИТЕЛНОЙ УСТАНОВКОЙ В Б-СОСТОЯНИЕ, содержащий первый., второй инверторы,выполненные на комплементарнойпаре МДП-транзисторов, и вентильный МДП-транзистор, выход второго инвертора соединен с входом первого, а выход первого ; с входомвторого и со стоком вентильногоМДП-транзистора, о т л и ч а ющ и й с я тем, что, с целью повышения надежности, введен элементс диодной характеристикой, включенный параллельновентильному МДПтранзистору, исток которого подключен к прямому установочному входутриггера и к истоку однотипного свентильным ЩП-транзистором МЦПтранзистора первого инвертора,. азатвор вентильного МДП-транзистораподключен к инверсному установочному входу триггера,Для достижения поставленной цели в ВЯ-триггер с предпочтительной установкой в Я-состояние, содержа" щий первый, второй инверторы, выполненные на комплементарной паре МДП-транзисторов, и вентильный МДП-транзистор, причем выход второго инвертора соединен с входом первого, а выход первого - с входом второго и со стоком вентиль- ного МДП-транзистора, введен элемент с диодной характеристикой, включенный параллельно вентильному МДП-транзистору, исток которого подключен к прямому установочному входу триггера и к истоку однотипного с вентильным МДЧ-транзистором МДП-транзистора первого инвертора, а затвор вентильного МДП 506065 Изобретение относится к импульсной технике и электронике и может быть использовано в качестве элемента памяти электронных цифровых вычислительных устройств.Известен ВЯ-триггер, выполненный на МДП-транзисторах одного типа проводимости 1 .Недостатком данного триггера является невозможность длительного хранения информации, так как схема 10 триггера динамическая.Наиболее близким к изобретению по технической сущности является ЙЯ-триггер, содержащий первый и второй инверторы, выполненные на комплементарных парах ьЩП-транзисторов, первый и второй МДП-транзисторы ртипа, первый и второй МДП-транзисторы П -типа, причем выход второго инвертора соединен с входом пер вого, включенного между стоком первого транзистора р-типа и стоком первого транзистора П -типа, выход .первого инвертора соединен с входом второго и со стоками второго транзистора р-типа и второго транзистора и -типа, истоки первого и второго транзисторов П -типа подключены к общей шине, исток второго транзистора р-типа соединен со стоком первого транзистора р-типа, исток которого подключен к шине питания, а затвор соединен с затвором второго транзистора П -типа и подключен к прямому установочному входу триггера, затвор вто 35 рого транзистора р-типа соединен с затвором первого транзистора П -типа и подключен к инверсному установочному входу триггера 2.1 40Недостатком известного триггера является избыточное количество элементов, что приводит к снижениюнадежности,Целью изобретения является повышение надежноститранзистора подключен к инвертному установочному входу триггера.На чертеже представлен 6 электрическая принципиальная схема ВЯ-триггера, где вход первого инвертора 1, состоящего из пары МДП-транзисторов р-типа 2 и П -типа 3, соединен с выходом второго инвертора 4, вход которого соединен с выходом первого инвертора 1, со стоком вентильного ЬЩП-транзистора П-типа 5 и с катодом элемента с диодной характеристикой (диода) б, анод которого подключен к истоку вентильного МДП-транзистора П -типа 5, истоку МДП-транзистора р -типа 3 первого инвертора 1 и к прямому установочному входу 7 триггера, затвор вентильного МДП-транзистора П,-типа 5 подключен к инверсному установочному входу 8 триггера. Триггер работает следующим образом.При записи в триггер логической единицы, если бистабильная схема, состоящая из первого 1 и второго 4 инверторов, хранит предыдущее состояние логического нуля (т.е. на выходе второго инвертора 4(Ц) уровень логической единицы, а на выходе первого инвертора 1 (Ц) уровень логического нуля), то логическая единица на прямом установочном входе 7 триггера смещает диЬд б в прямом направлении и на вход второго инвертора 4 подается уровень логической единицы и, независимо от состояния инверсного установочного входа 8 триггера, триггер устанавливается в состояние логической единицы (на выходе второго инвертора 4 Я) - логический нуль, а на выходе первого инвертора 1 Щ ) - логическая единица). Если же предыдущее состояние триггера - логическая единица (на выходе второго инвертора 4 логический нуль, а на выходе первого инвертора 1) - логическая единица), то при наличии на прямом установочном входе 7 триггера уровня логической единицы, напряжение между анодом и катодом дйода б меньше порогового, диод б закрыт и, так как на истоке вентиль- ного транзистора П -типа 5 находится уровень логической единицы, то независимо от того, открыт или закрыт вентильный транзистор П-типа 5 соответственно уровнем логической единицы или нуля, на инверсном установочном входе.8 триггера, триггер сохраняет Я-состояние(на выходе второго инвертора 4(9) - логический нуль, а на выходе первого инвертора 1(Я) - логическая единица).1075380 Технико-экономический эффект отпредложенного устройства заключается в увеличении его надежности,что приводит к увеличению срока его25 службы,Составитель А.Янов Редактор В.Иванова Техред А.Бабинец Корректор М.Шароши. еЗаказ 514/48 Тираж 862 Подписное ВНИИПИ Государственного комитета СССР поделам изобретений и открытий 11303, Москва, Ж, Раушская наб д. 4/5филиал ППП ф Патентф, г. Ужгород, ул. Проектная, 4 Когда на прямой 7 и инверсный 8 установочные входы триггера подан уровень логического нуля - вентильный транзистор П -типа 5 закрыт по затвору, а диод 6 закрыт обратным напряжением смещения, таким образом, триггер сохраняет предыдущее состояние,.При подаче на инверсный установочный вход 8 триггера уровня логической единицы, а на прямой установочный вход 7 триггера уровня логического нуля, вентильный транзистор и -типа 5 закрыт и на входе второго инвертора 4 формируется уровень логического нуля. Триггер 15 устанавливается в В-состояние (на выходе второго инвертора 4) уровень логической единицы, а на выходе первого инвертора 1(4) уровень логического нуля)., 20Таким образом функционирование триггера описывается следующим логическими уравнениямиин 5 Р (ьа а я 1, - состояние выхода первого инвертора 1 в моментвремени 1 "- состояние выхода второгоинвертора 4 в момент времени 1 у- состояние прямого установочного входа 7 триггера в момент времениМ,состояние инверсного ус- .- тановочного входа 8 триггера в момент времения- состояние выхода первогоинвертора 1 в момент времени- состояние выхода второгоинвертора 4 в момент вре- мени