Устройство передачи и приема цифровой информации

СОЮЗ СОВЕТСНИХСаИМФЮПНЕСЦИЖ.РЕСПУБЛИН 119) 111) 3(59 4 В 1 2 0 2 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРпО делАм изОБРетений и ОтнРытЮ(54)(57) УСТРОЙСТВО ПЕРЕДАЧИ И ПРИЕМА ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее на передающей стороне буферный регистр сдвига, соединенный с сумматором, а на приемной стороне буферный регистр сдвига, вход управления которого соединен с выходом хрониэатора, о т л и ч а ю щ е е с я тем, что, с целью повышения скорости передачи, на передающей стороне введен блок весовых коэффициентов, выходы которого соединены с входами буферного регистра сдвига, управляющий вход блока весовых коэффициентов соединен с вторым выходом хрониэатора, а на приемной стороне введены последовательно соединенные дискриминатор уровня и дешифратор, выходы которого соединены с информационным входом буферного регистра, при этом управляющий вход дешифратора соединен с третьим выходом хрониэатора, при этом вход дискриминатора являет 6 ся информационным входом.Изобретение относится к измерительной технике и радиоэлектронике,в частности к программируемым интерФейсам, способным производить двусторонний обмен данными между группой измерительных устройств и центральным процессором,Известен программируемый интерфейс, содержащий буферные регистрыприемника и передатчика, мультиплексор, дешифратор адреса и схему управления 1 .Недостатком данного устройстваявляется то, что оно, обладая параллельным входом и выходом, требует,в случае работы с несколькими удаленными внешними устройствами, использования большого количества протяженных кабелей связи, вес и габариты которых значительно превышаютвес и габариты измерительного блокаи центрального процессора,Наиболее близким техническим решением к изобретению является устройство передачи и приема цифровойинформации, содержащее на передающейстороне буферный регистр сдвига,соединенный с сумматором, а на приемной стороне буферный регистр сдвига,нход управления которого соединен свыходом хронизатора 2,Недостатком известного устройства является низкое быстродействие,что связано с последовательнымобменом информацией с внешними устройствами. Так, передача сигнала"Старт", восьми информационных разрядов, разряда четности и двухсигналов "Стоп" требует двенадцати тактовых импульсов, т,е, в двенадцать раз больше времени, чем винтерфейсах с параллельным обменом, 40Цель изобретения - повышение скорости передачи.Цель достигается тем, что в устройство передачи и приема цифровой информации, содержащее на передаю 45 щей стороне буферный регистр сдвига, соединенный с сумматором а на приемной стороне буферный регистр сдвига, вход управления которого соединен с выходом хронизатора, на передающей стороне введен блок весо/вых коэффициентов, выходы которого соединены с входами буферного регистра сдвига, управляющий вход блока весовых коэффициентов соединен с 55 вторым выходом хронизатора, а на приемной стороне введены последовательно соединенные дискриминатор уровня и дешифратор, выходы которого соединены с информационным входом буфер ного регистра, при этом управляющий вход дешифратора соединен с третьим выходом хронизатора, при этом вход дискриминатора янляется информационным входом. 65 На чертеже дана структурная электрическая схема устройства передачи игриема цифровой информации.устройство передачи и приема цифровой информации содержит передающуюсторону 1, буферный регистр 2 сдвига,сумматор 3, блок 4 питания, блок 5весовых коэффициентов, хрониэатор б,приемную сторону 7, буферный регистр8 сдвига, дискриминатор 9 уровня идешифратор 10,Устройство работает следующим образом.Информация поступает на шину ввода, откуда через блок 5 весовых коэффициентов поступает на входы записибуферного регистра 2, питание разрядов которого осущестнляется от блока4 питания, а запись информации - через блок 5, Следует отметить при этом,что точность подбора реэистивных элементов в блоке 5 может быть невысокой,Блок 5 может быть выполнен также ввиде ключей, управляющие входы которых соединены соответственно с шиной ввода и с первым выходом хронизатора б. Такое выполнение блоков 5является наиболее удобным при большомколичестне транспортируемых разрядови выполнении устройства в виде микросборки,Таким образом, напряжение питания,входные и выходные сигналы каждогоразряда буферного регистра 2 имеютразличный уровень, соответственно,при этом напряжение питания и уровеньвходных сигналов каждого разряда,равны между собой,Момент загрузки буферного регистра2 определяется хрониэатором б по сигналам управления, поступающим по шиневвода. Выходы разрядов буферного регистра 2 соединены с соответствующими входами сумматора 3, выходноенапряжение которого поступает навыход и несет информацию о величине кода, хранящегося н данный моментвремени в буферном регистре 2. Приэтом выбор неличин" напряжений питания разрядов буферного регистра2 позволяет гроиэвести однозначноевосстановление цифровой информации вприемном внешнем устройстве, гдеустановлено аналогичное устройство,На приемной стороне 7 устройства поступают дна аналоговых сигнала, Дискриминатор 9 уровня измеряет величину первого из них, несущего передаваемую информацию. Второе напряжение, являющееся выходным напряжением стабилизированного блока 4 питания передающей стороны 1, поступает на вход опорного напряжения дискриминатора 9 уровня и служит для корректировки показаний дискриминатора 9 уровня на величину падения напряжения на соединительном проводе и не1062871 ИИПИ Заказ 10261 лиал ППП "Патентф,личину дрейфа стабилизированного блока 4 питания, что позволяет исключить искажение информации, связанное с изменением условий окружающей среды и синфаэными помехами в линии связи. 5Цифровая информация с выхода дискриминатора 9 уровня поступает в дешифратор 10, который осуществляет ее преобразование в двоичный код, поступающий на информационные входы 10 буферного регистра 8, выходы которого соединены с шиной вывода. Запись информации в буферный регистр 8 осуществляется по сигналу с .выхода хронизатора 6, которому предшествует сигнал, поступающий на вход блокировки дешифратора 10 и запрещающий изменение выходного кода дешифрато,ра 10 на время перезаписи. Хронизатор 6 формирует также сигнал неисправ-,ности устройства,Таким образом, предлагаемое устройство обеспечивает одновременнуюпередачу кодовой информации по однойшине. В частности, в случае выполнения буферного регистра передатчикана интегральных микросхемах серии564, погрешность передачи напряжения логических уровней для .которыхсоставляет 0,01 В, возможна передачадвенадцатиразрядного числа в течение1 мкс (длительность одного такта.В то же время .высокая помехоустойчивость предлагаемого устройства связана с малым числом дискретных уровней входного аналогового сигнала,также с исключением синфазной помехии погрешности, вызванной падением напряжения в соединительных проводах. Тираж 677 Подписногород,ул,Проектная,4