Многофункциональный регистр

(5)5 6 11 ГОСУДАРСТВЕННЫЙ КОМПО ИЗОБРЕТЕНИЯМ И ОПРИ ГКНТ СССР ТЕТРЫТИЯМ ПИСАНИЕ ИЗОБРЕТ К АВТО МУ СВ ЕЛЬСТВ мации, Целью изо шение быстродей ного регистра в Регистр позволяе логические арифм функции. Каждый жит КЯ - триггер 2, элемента ИЛИ 10 НЕ 12-13, элемен увеличенной заде элемент ИЛИ - НЕ кой. Для достиже каждый разряд ре 11, 13, 16 и 7 и связи между ним каждого разряда р ститутшвили,ГикошЙ РЕ 0 с М 4 (Л 0 Л Д 2 Х г 28 2 У(71) Грузинский политехнический ин(56) Авторское свидетельство СССРМ 1176385, кл. 6 11 С 19/00, 1983.Авторское свидетельство СССРМ,1411828, кл. С 11 С 19/00, 1987,(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения и обработки инфорбретения является повыствия многофункциональрежиме суммирования. т реализовать различные етические и специальные разряд 1 регистра содер семьэлементов И 3-9,два - 11, два элемента ИЛИ - т НЕ 14, элемент НЕ 15 с ржкой, элемент И-НЕ 16 и 17 с увеличенной задержния поставленной цели в гистра введены элементы выполнены необходимые и и другими элементами егистра. 2 ил, 1624529Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения и обработки информации.Цель изобретения - повышение быстродействия многофункционального регистра в режиме суммирования.На фиг. 1 представлена структурная схема многофункционального регистра; на фиг, 2 - схема одного его разряда.Многофункциональный регистр в каждом разряде 1 содержит ВЯ - триггер 2, семь элементов И 3-9, два элемента ИЛИ 10 - 11, два элемента ИЛИ - НЕ 12-13, элемент НЕ 14, элемент НЕ 15 с увеличенной задержкой, элемент И - НЕ 16 и элемент ИЛИ-НЕ 17 с увеличенной задержкой, Прямой и инверсный выходы ВЯ - триггера 2 являются первым 18 и вторым 19 выходами данного разряда 1.На фиг. 1 и 2 показаны также первый 20 и второй 21 последовательные и параллельный 22 информационные входы регистра, входы управления сдвигом в сторону старших 23 и младших 24 разрядов регистра, вход управления параллельным вводом информации 25, входы управления операциями конъюнкции 26, запрета по первому операнду 27, дизъюнкции 28 и суммирования 29 регистра,Первый 12 и второй 13 элементы ИЛИ - НЕ, элемент НЕ 15 с увеличенной задержкой и элемент ИЛИ - НЕ 17 с увеличенной задержкой разрядов 1 предназначены для формирования кратковременных импульсов, Основное назначение элемента НЕ 15 с увеличенной задержкой и элемента ИЛИ - НЕ 17 с увеличенной задержкой - кратковременное хранение информации, полученной с выходов элементов И б, 7 и 8. Формирование импульсов на выходе первого элемента ИЛИ - НЕ 12 происходит по срезу входного сигнала, поступающего с выхода шестого элемента И 8. Формирование импульса на выходе второго элемента ИЛИ-НЕ 13 происходит по срезу сигналов. поступающих с выходов четвертого б, либо пятого 7 элементов И. При поступлении единичного информационного сигнала на первый вход первого элемента ИЛИ - НЕ 12 и на вход элемента НЕ 15 с увеличенной задержкой, первый элемент ИЛИ-НЕ 12 удерживается в закрытом состоянии, После прекращения информационного сигнала на обоих входах первого элемента ИЛИ-НЕ 12 устанавливаются открывающие его сигналы, Элемент находится в открытом состоянии, пока на выходе элемента НЕ 15 с увеличенной задержкой на установится единичный сигнал, закрывающий первый10 15 20 25 30 35 40 45 50 55 элемент ИЛИ-НЕ 12. При этом на выходепоследнего формируется кратковременный импульс, который подается на Я - вход ВЯ-триггера 2 и осуществляет его переключение в единичное состояние. На выходевторого элемента ИЛИ - НЕ 13 аналогично происходит формирование кратковременного импульса, который подается на В - вход ВЯ-триггера 2 и осуществляет его переключение в нулевое состояние, Длительность кратковременного импульса ти должна бытьне менее задержки переключения триггера2 - ь, т. е. ььт. Таким образом, времязадержки элемента НЕ 15 с увеличеннойзадержкой и элемента ИЛИ-НЕ с увеличенной задержкой определяется тз 1 т+тэ,гдет;задержка элементов ИЛИ-НЕ 12 или13. Чтобы исключить искажение длительности ти на выходах первого 12 и второго 13элементов ИЛИ-НЕ требуется, чтобы сигналы на выходах четвертого б, пятого 7 и шестого 8 элементов И имели крутые срезы,Все логические функции в многофункциональном регистре выполняются на основе характеристического уравненияВЯ-триггераап+= ЗчйаБудем считать, что величина Х находится в регистре, а на выходе первого элементаИЛИ 10 каждого разряда 1 находится величина У,Если единичный сигнал подать на вход26 управления операцией конъюнкции регистра, то предыдущее уравнение примет вид;ап+ 1 = ОчУХ, т. е, ап+ 1 = УХ. СрабатываниеВЯ - триггера 2 каждого разряда 1 произойдет по срезу сигнала У, либо управляющегосигнала на входе 26 управления операциейконъюнкции, и в регистре будет записанавел ичи на УХ.Если единичный сигнал подать на вход27 управления операцией запрета по первому операнду регистра, то уравнение приметвид:а.+ =Ог(ХУ)Х, т, е, ал+1 = УХ,и в регистр будет записана величина УХ.Если единичный сигнал подать на вход28 управления операцией дизъюнкции, тоуправление примет вид;ап+= УХ ч ОХ, т. е, ап+= У ч Х,Если единичный сигнал одновременноподавать на управляющие входы 27 и 28регистра, то чоавнение примет вид;ап+ 1 = УХ Ч(УХ)Х, т, е. ап+ 1 = УХ ч УХ.Последнее выражение описывает сложениепо модулю два величин Х и У.Если единичные сигналы одновременноподать на управляющие входы 26 и 28 регистра, то уравнение примет вид;затем первый элемент ИЛИ 10. В результатесигнал с предыдущего (младшего) разрядапоступает через первый последовательныйинформационный вход 20 каждого разряда1 на выход первого элемента ИЛИ 19 каждого разряда 1. После прекращения действияуправляющих сигналов в регистре выполняется логическая функция переменной У илогическое значение на выходе первого эле 0 мента ИЛИ 10 каждого разряда 1 запишетсяв ВЯ-триггер 2 каждого разряда 1. Следовательно, произойдет сдвиг в сторону старшихразрядов. Длительность управляющих сигналов должна быть не менее 6 тср .Сдвиг кода в сторону младших разрядовосуществляется аналогично предыдущему.Сдвиг осуществляется совокупностью управляющих сигналов, которые подаются навходы 24, 26 и 28. При этом в отличие отпредыдущей операции) открывается второйэлемент И 4.Двоичный счет осуществляется подачейуправляющих сигналов в течение всего процесса счета на управляющие входы 23, 27 и28. Счетные импульсы подаются на первыйпоследовательный информационный вход201 рЕгиСтра.Действием управляющего сигнала навходе 23 содержимое ВЯ - триггера 2 каждого разряда 1 ь кроме последнего, будет подаваться через выход 17 данного разряда 11 иинформационный вход 201+1 следующего(старшего) разряда 11+1 на выход первогоэлемента ИЛИ 1 О старшего разряда 11+1.Согласно описанному принципу одновременного действия управляющих сигналов на входах 27 и 28 по срезуинформационного сигнала на выходе первого элемента ИЛИ 10 в ВЯ - триггер 2 будетзаписан результат сложения по модулю два,Следовательно, действие управляющих сигналов на входах 23, 27 и 28 реализует структуру двоичного счетчика,Сложение двух двоичных операндов Х иУ происходит следующим образом,Предварительно в регистр вводитсяоперанд Х первым или вторым способомпараллельного ввода информации.Для функционирования регистра в режиме суммирования управляющие сигналыследует подать на управляющие входы 27,28 29 регистра, а код операнда У - на входы221 - 22 л регистра. При подаче управляющего сигнала на вход 29 элемент И-НЕ 16 ивторой элемент ИЛИ 11 формируют на выходе седьмого элемента И 9 разряда 11 логическую величину, которая являетсярезультатом сложения по модулю два информационного сигнала У 1 на входе 221 и Оп+1 = УХ Ч УХ. т, Е. 0+1 = У.Многофункциональный регистр в разных режимах работает следующим образом.Рассмотрим, как происходит обнуление регистра. С этой целью на управляющий 5 вход 26 подается единичный импульс длительностью не менее гз + г Поскольку на остальных управляющих входах регистра установлены низкие уровни потенциала, то на выходе первого элемента ИЛИ 10 будет 1 установлен "0". Согласно описанному принципу действия управляющего сигнала с входа 26 регистра на заднем фронте этого сигнала в регистр будет записан результат конъюнкции "0" на выходе первого элемен та ИЛИ 10 и содержимого ВЯ-триггера 2 каждого разряда 1, т. е. произойдет обнуление регистра.Для параллельного ввода информации в регистр код подается на информационные 20 входы 221 - 22 разрядов 1 регистра,Ввод можно осуществить двумя способами. При вводе информации первым способом регистр необходимо предварительно обнулить. Единичные управляющие сигна лы подаются на входы 25, 27 и 28. Действием управляющего сигнала на входе 25 информационный сигнал устанавливается на выходе третьего элемента И 5 и затем на выходе первого элемента ИЛИ 10 каждого 30 разряда 1. Согласно описанному принципу одновременного действия управляющих сигналов на входах 27 и 28 регистра по срезу информационного сигнала в регистр будет записан результат сложения по модулю два 35 содержимого триггера 2 каждого разряда 1 (т. е. "0") и информационного сигнала на выходе первого элемента ИЛИ 10 каждого разряда 1, т. е, в регистр будет записан код.Для параллельного ввода информации в 40 регистр вторым способом не обязательно предварительно его обнулять. Единичные управляющие сигналы подаются на входы 25, 26 и 28 регистра. Под действием управляющего входа 25 регистра информацион ный сигнал с входов 221 - 22 п будет установлен на входе третьего элемента И 5 и затем на выходе первого элемента ИЛИ 10 каждого разряда 1. Согласно описанному принципу одновременного действия управ ляющих сигналов на входах 26 и 28 регистра по срезу информационного сигнала в регистр будет записана переменная У. Следовательно, код будет записан в регистр.Сдвиг кода в сторону старших разрядов 55 осуществляется совокупностью управляющих сигналов, которые подаются на входы 23, 26 и 28, После подачи упрэвляющих сигналов открывается первый элемент И 3, а51015 содержимого в предыдущем (младшем) разряде 11-1 сигнала Хна входе 20 разряда 1 ь Результат сложения по модулю два повторяется на выходе первого элемента ИЛИ 10,Если в младшем разряде 1 ь 1 записан "0", то на выходе первого элемента ИЛИ 10 разряда 1 будет повторен сигнал с входа 221 данного разряда 1 ь Следовательно, на заднем фронте сигнала У в ВЯ-триггер 2 разряда 11 будет записан результат сложения по модулю два величин Х и Уь Если же в младшем разряде 1 н записана "1", то формирование заднего фронта сигнала на выходе первого элемента ИЛИ 10 разряда 11 произойдет в результате переднего фронта сигнала УьСледовательно, запись в ВЯ - триггер 2 разряда 1 результата сложения по модулю два величин Х и У произойдет по фронту сигнала У. После снятия сигнала У на выходе первого элемента ИЛИ 10 установится "1" под действием входа 20 ьСигналом переноса с младшего разряда 1 ь 1 является переключение логических уровней на выходе 18 ь 1 с "1" в "0". В этом случае переключение повторяется на входе 20 разряда 11 и, соответственно, на выходе первого элемента ИЛИ 10, что приводит к срабатыванию ВЯ - триггера 2 разряда 1 ь В свою очередь, переключение с "1" в "0" на выходе 18 является сигналом переноса в следующий (старший) разряд 11+ьСравнение времени выполнения операции суммирования в данном регистре и в прототипе произведем следующим образом, Оценим время установления всех процессов в регистрах после среза сигнала, соответствующего операнду У, для случая, требующего максимального времени, т. е. когда в каждом разряде регистра записана "1" и прибавление единицы в младшем разряде приводит к переносу во всех разрядах регистра.В первом (младшем) разряде регистра - прототипа процесс суммирования завершается в момент возникновения заднего фронта импульса переноса, т. е. через 12 тр времени после среза сигнала операнда У. В каждом следующем разряде регистра - прототипа процесс завершается через 11 тср времени после заднего фронта импульса переноса иэ предыдущего (младшего) разряда. Полное время завершения процесса в регистре-прототипе составляет 12 тср+ (и - 1),11 хоргде и - количество разрядов в регистре.В пЕрвом(младшем) разряде 11 предлагаемого регистра процесс суммирования завершается в момент завершения 20 25 30 35 40 45 50 55 переключения на выходе 191, т. е, через 7 т,р после среза сигнала, соответствующего операнду У. Однако сигналом переноса в следующий (старший) разряд 1 является переключение на выходе 181 с "1" в "0", которое возникает через 6 т,р после среза сигнала операнда У, В каждом следующем (старшем) разряде 1 предлагаемого регистра сигнал переноса будет формироваться через 6 тср времени после поступления сигнала переноса из предыдущего (младшего) разряда 1 ь 1. Следовательно, на выходе 18 п предлагаемого регистра состояние установится через Ь тср и. Формула изобретения Многофункциональный регистр, содержащий в каждом разряде ВЗ - триггер, семь элементов И, первый элемент ИЛИ, первый элемент ИЛИ - НЕ, элемент НЕ и элемент НЕ с увеличенной задержкой, причем прямой и инверсный выходы ВЯ-триггера являются первым и вторым выходами данного разряда, выходы первого и второго элементов И соединены с первым и вторым входами первого элемента ИЛИ. первый вход первого элемента И каждого разряда, кроме первого, соединен с прямым выходом ВЯ-триггера предыдущего разряда, а первый вход первого элемента И первого разряда является первым последовательным информационным входом регистра, первый вход второго элемента И каждого разряда, кроме последнего, соединен с прямым выходом ВЗ - триггера последующего разряда, первый вход второго элемента И последнего разряда является вторым последовательным информационным входом регистра, вторые входы первого и второго элементов И являются входами управления сдвигом соответственно в сторону старших и младших разрядов регистра,третий вход первого элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого является параллельным информационным входом данного разряда, а второй вход является входом управления параллельным вводом информационного регистра, первый вход четвертого элемента И является входом управления операцией конъюнкции регистра, выход первого элемента ИЛИ соединен с первыми входами пятого и шестого элементов И и входом элемента НЕ, выход которого соединен с вторым входом четвертого элемента И, прямой и инверсный выходы ВБ - триггера соединены с вторыми входами пятого и шестого элементов И, третьи входы пятого и шестого элементов И являются соответственно входами управле,Дерюгинентал Корректор М,Пожо Составител Техред М,М Редактор М.Келемеш аказ 194 ВНИИПИ Г Тираж Пственного комитета по изобретениям 113035, Москва, Ж. Раушская на писное открытиям при ГКНТ ССС, 4/5 ельский комбинат Патент". г. Ужгород, ул.Гагарина, 1 оизводственно ния операциями запрета по первому операнду и дизъюнкции регистра, первый вход седьмого элемента И является входом управления выполнением операции суммирования регистра, отличающийся тем, что, с целью повышения быстродействия регистра в режиме суммирования, в каждый разряд регистра введены второй элемент ИЛИ-НЕ, элемент И - НЕ, второй элемент ИЛИ и элемент ИЛИ-НЕ с увеличенной задержкой, причем выход шестого элемента И соединен с первым входом первоо элемента ИЛИ - НЕ и входом элемента НЕ с увеличенной задержкой, выход которого соединен с вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с Я- входом ЙЯ - триггера, Й - вход которого соединен с выходом второго элемента ИЛИ - НЕ, первый вход которого соединен с выходом пятого элемента И и с первым входом элемента ИЛИ - НЕ с увеличенной задержкой, выход которого соединен с 5 вторым входом второго элемента ИЛИ-НЕ. третий вход которого соединен с выходом четвертого элемента И и с вторым входом элемента ИЛИ-НЕ с увеличенной задержкой, четвертый вход первого элемента ИЛИ 10 соединен с выходом седьмого элемента И, второй вход которого соединен с выходом второго элемента ИЛ И, первый вход которого соединен с первыми входами третьего элемента И и элемента И-НЕ, выход которо го соединен с третьим входом седьмого элемента И, вторые входы второго элемента ИЛИ и элемента И-НЕ соединены с первым входом первого элемента И.г 1,