Циклический инвертор на кмоп-транзисторах

)4 Н 03 К 19/О НИ зобфункинститутальное кон ое бюро Ф ута я к импульсиспользованоойствах с ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ПИСАНИЕ ИЗО А ВТОРСКОМУ СВИДЕТЕЛ(57) Изобретение относитной технике и может бытьв различных цифровых устр А.Б.Кметь,8)В 4107549,1978.идетельство СССР03 К 19/08,03.01.8ИНВЕРТОР НА КМОПчетырехзначным алфавитом. Цель иретения - выполнение логическойции Х+2/шой 4/ - достигается за счетиспользования резистивной матрицытипа КК-К. Устройство содержитвходную шину 1, первый транзистор 2р-типа, первый транзистор 3 п-типа,резисторы 4, 8, 12 и 13, общую шину5, шину 6 питания, второй транзистор7 р-типа, второй транзистор 10 и-типа, третий транзистор 9 р-типа, тре-:,тий транзистор 11 п-типа. Стоки транзисторов 9 и 11 являются выходом 14циклического инвертора. Условия выбора номиналов резисторов приводятся вописании изобретения. При этом уст"ройство функционирует как четырехзначный циклический инвертор Х+2/0 В Опопор40 1 13526Изобретение относится к импульсной .технике и может. быть использовано в различных цифровых устройствах с четырехзначным алфавитом.Целью изобретения является выполнение логической функции Х+2/шой 4/ путем использования резисторной матрицы типа КК-К.На фиг. 1 изображена схема.электрическая принципиальная цилического Ю инвертора; на фиг. 2 - характеристика "вход-выход", на фиг. 3 - эквивалентные схемы, поясняющие его работу.Устройство соедржит входную шину 15первый транзистор 2 р-типа, первый транзистор 3 п-типа, первый резистор 4, общую шину 5, шину питания 6, второй транзистор 7 р-типа, второй резистор 8, третий транзистор 9 р-ти па, второй транзистор 10 п-типа, третий транзистор 11 п-типа, третий резистор 12, четвертый резистор 13, стоки третьих транзисторов 9 и 11 р- и и-типа являются выходами 14, номиналы резисторов 4, 8, 12 и 13 соотносятся как КК-К-К.Циклический инвертор на КМОП-транзисторах работает следующим образом.На вход 1 устройства поступают . сигналы в виде напряжения постоянного тока в диапазоне от 0 В до напряжения источника питания Е, что в логическом плане соответствует алфави" ту Е 4 = 0,1,2,3. Предположим, что 35 входной сигнал равен О, т.е. напряжение О, на входе 1 находится в преде- лах где 0 - напряжение порог ИОП-транпорзисторов.В этом случае транзисторы 3 и 11 с каналами и-типа закрыты, поскольку напряжение на их затворах не превьппает 0 , а транзисторы 2 и 9 с каналом р-типа открыты в силу того, что напряжение на их затворах по отношению к потенциалу их истоков меньше на величину, превьппающую 0 щр, Так . как транзистор 2 открыт, к затвору транзистора 10 приложено напряжение, превьппающее 0 , , вследствие чего транзистор 10 открыФ, обеспечивая при 55 этом наличие нулевого потенциала на истоке транзистора 11 в точке соединения резисторов 12 и 8. Закрытое состояние транзистора 3 обеспечивает 42 2передачу через резистор 4 на затвор транзистора 7 напряжения, которое по5 фотношению к его истоку меньше 0 При этом, транзистор 7 закрыт.Эквивалентная схема (фиг. За) иллюстрирует состояние транзисторов в рассматриваемой ситуации посредством ключей, обозначение которых аналогично принятому для обозначения транзисторов в схеме устройства (фиг. 1)В результате, согласно фиг. За, напряжение на выходе 14 устройства определяется Е и соотношением резисторов 13 и 8, что составляет 2/3 Е и соответствует логическому значению "2". Если входной сигнал равен "1", т.е. напряжение О, на входе 1 находится в пределах Ощ с 0 1/ЗЕ+ + 0 то транзисторы 2 и 9 по-прежпор фнему открыты, так как напряжение на их затворах по отношению к потенциалу их истоков меньше на величину, превьппающую 0Транзисторы 3, 10 и 11 также открыты, поскольку напряжение на их затворах превьппает 0, . Так как транзистор 3 открыт, к затвору транзистора 7 приложено напряжение, которое по отношению к потенциалу его истока меньше на величину, превьппаюшую 0, , вследствие чего транзистор 7 открыт. Открытое состояние транзистора 7 обеспечивает подачу на исток транзистора 9 напряжения источника питания. В рассматриваемой ситуации открытые транзисторы 9 и 11 образуют двоичный инвертор, выходной сигнал которого до 0й 1/2 Е близок к Е, следовательно, на выходе 14 устройства сигнал с логическим значением "3" (фиг. Зб). Допустим, что входной сигнал равен "2", т.енапряжение Оп на входе 1 находится в пределах 1/ЗЕ +0 О 0с 2/ЗЕ + 0, . В этой ситуации, как и в предыдушей, все транзисторы 2, 3, 7, 10, 9 и 11 открыты (фиг. Зв). Однако, на выходе двоичного инвертора, образованного транзисторами 9 и 11, а значит и на выходе устройства, сигнал равен "0" (ОЪ 1/2 Е, ) . Наконец, когда входной сигнал равен "3", т.е, напряжение 0на входе 1 находится в пределах 2/ЗЕ+ 0, с 0,аЕ, то имеет место состояние транзисторов, показанное на эквивалентной схеме фиг. Зг. В этом случае напряжение на выходе 14 устройства определяется Е и3 13526соотношением резисторов 12 и 8, чтосоставляет 1/3 Еп, т.е. логическоезначение "1".БТаким образом, согласно с изложенным, характеристика "вход-выход" предлагаемого устройства совпадает с показанной на фиг, 2, т,е, устройство функционирует как четырехзнач ный циклический инвертор Х+2/шой 4/.ф о р м у л а изобретенияЦиклический инвертор на КИОП-тран ч зисторах содержащий входную шину, соединенную с затворами первых транзисто" ров р- и .п-типа, стоки которых соединены первым резистором, подложка "первого траэистора и-типа соединена 20 с общей шиной, исток и подложка первого транзистора р-типа соединены с шиной питания, с истоком и подложкой второго транзистора р-типа, сток которого соединен с первым выводом 25 второго резистора, подложка третьего транзистора р-типа, соединена с шиной питания, исток и подложка второго , транзистора и-типа соединены с обш ь 42ашиной и подложкой третьего транзисто,ра п-типа, сток которого соединен со стоком третьего транзистора р-типа, затворы третьих транзисторов р- и и- типа соединены с входной шиной, о т - л и ч а ю щ и й с я тем, что, с целью выполнения логической функции Х+2/шой 4/, в него введены третий и четвертый резисторы, сток первого транзистора р-типа соединен с затвором второго транзистора п-типа, сток которого соединен с вторым выводом второго резистора, первым выводом третьего резистора и истоком третьего транзистора п-типа, второй вывод третьего резистора соединен с общей шиной, исток первого транзистора и-типа соединен с общей шиной, а сток - с затвором второго транзистора р-типа, сток которого соединен с истоком третьего транзистора р-типа и с первым выводом четвертого резистора, второй вывод которого соединен с шиной питания, стоки третьих транзисторов являются выходом инвертора, номи-налы первого, второго, третьего и четвертого резисторов соотносятся как КК-К-К.1352642 Составитель А,КабановРедактор Т.Парфенова Техред Д,Сердюкова Корректор В.Гирня 6/56 Тираж 900Государственного комитетапо делам иэобретений и открытий 113035, Москва, Ж, Раушская на Закаэ 557ВНИИПИ писно иятие г. Ужгород, ул. Проектная ственно-полиграфическое Про