Устройство для ввода информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3(5 В С Об Р 3 0 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОР СКОМ ТЕЛЬСТ м ды ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПОДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) УСТРОЙСТВО ДЛЯ ВВОДА ИНФИАЦИИ, содержащее последовательносоединенные блок считывания, блокусилителей, первый Формировательпульсов и блок буферной памяти,вхблока считывания являются входами,ЯО 1032446 А устройства, второй формирователь импульсов, выход которого соединен сдругим входом блока буферной памятиодни выходы которого являются выходами устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения надежности и упрощения устройства, оносодержит элементы ИЛИ-НЕ и 2 И-НЕ, выход которого соединен с входом второго Формирователя импульсов, первыйвход элемента 2 И-НЕ соединен с выходсм элемента ИЛИ-НЕ, а второй входсоединен с другим выходом блока буФерной памяти, входы элемента ИЛИ-НЕсоединены с выходами первого формирователя импульсов.Изобретение относится к цифровойвычислительной технике и может бытьприменено для ввода информации свнешних запоминающих устройств вэлектронную вычислительную машину.Известно устройство, содержащееблок считыйания, соединенный с блокомусилителей, группу элементов И, подключенную к блоку буферной памяти,соединенному с блоком управления, блоксинхронизации, блок формирования кодовых импульсов, входы которого соединены с выходами блока усилителей,а выходы - с одними иэ входов группыэлементов И, элемент задержки и блокстробирования, вход которого соединен с элементами задержки, а выход -с другими входами группы элементов Ии с входом блока управления (,1).Недостатком известного усрройства является невысокая надежность, аиспользование блока синхронизации,блока стробирования, элемента задержки и группы элементов И усложняет,удорожает устройство,Цель изобретения - упрощение устройства и повышение его надежности.Указанная цель достигается тем,что устройство, содержащее последовательно соединенные блок считывания,блок усилителей, первЫй формировательимпульсов и блок буферной памяти,входы блока считывания являются входами устройства, второй формирователь импульсов, выход которого соединен с другим входом блока буфернойпамяти, одни выходы которого являются выходами устройства, содержитэлементы ИЛИ-НЕ и 2 И-НЕ, выход которого соединен с входом второго формирователя импульсов, первый входэлемента 2 И-НЕ соединен с выходом 40элеМента ИЛИ-НЕ, а второй вход соеЛивен с другим выходом блока буферной памяти, входы элемента ИЛИ-НЕсоединены с выходами первого формирователя импульсов. 45На фиг, 1 представлена структурная схема устройства; на фиг,2диаграмма его работы,Устройство содержит блок 1 считывания, блок 2 усилителей, формирователи Зу - 3 импульсов, блок 4 бу"ферной памяти, блок 5 управления,элемент ИЛИ-НЕ б и элемент 2 И-НЕ 7.Устройство работает следующим образом.Сигналй, считанные блоком 1 бчиты вания, по И (на фиг.1 показано И:3)шинам поступают на входы блока 2 усилителей. С выходов блока 2 усилителейсигналов поступает на входы формирователей 3,( - 3 кодовых импульсов 60по длительности. формирователи 3 кодовых импульсов формируют прямоугольные кодовые сигналы, длительностькоторых выбирается таким образом,чтобы кодовый импульс (фиг. 2 д), максимально опережающий синхроимпульс,поступающий с блока 1 считывания,через блок 2 усилителей и через формирователи 3 (фиг.26), своим заднимфронтом надежно перекрывал переднийфронт кодового импульса (фиг2 а),максимально отстающего от синхроимпульса (фиг.28),С выходов формирователей 3 кодовых импульсов сформированные кодовые сигналы и синхросигнал поступают на единичные входы триггеров блока 4 буферной памяти и запоминаются в нем. Кроме того, кодовые сигналы формирователей 3 кодовых импульсов поступают на входы элемента ИЛИ-НЕ б, На входы логического элемента ИЛИ-НЕ б из формирователей 3 кодовых импульсов поступают кодовые сигналы. На выходе логического элемента ИЛИ вб, соединенного с одним из входов логического элемента 2 И-НЕ 7, появляется сигнал отрицательной полярности,равный по длительности времени от переднего фронта кодового сигнала (фиг.20), максимально опережающего синхроимпульс (фиг28), до заднего фронта кодового сигнала (фиг,2 И), максимально отстающего от синхросигнала (фиг,28). На второй вход логического элемента 2 И-НЕ 7 подается разрешающий положительный сигнал, поступающий с выхода блока 4 буферной памяти. Разрешающий сигнал из блока 4 буферной памяти берется с единичного плеча триггера, на единичный вход которого из формирователей 3 кодовых импульсов посту 1 пает синхроимпульс. Это необходимо для того, чтобы не было ложного появления сигнала на выходе элемента 2 И-НЕ 7После окончания госледнего из кодовых сигналов, поступающих на входы логического элемента ИЛИ-НЕ б на выходе элемента 2 И-НЕ 7 появляется отрицательный перепад. С выхода элемента 2 И-НЕ 7 он поступает на вход блока 5 управления.В блоке 5 управления из отрицательного перепада формируются задержанные импульсы, которые используются, например, для перераспределения информации., приведения блока 4 буферной памяти в исходное состояние и т.д, Эти импульсы с блока 5 управления поступают в блок 4 буферной памяти.Таким образом, введдение в устройство ввода информации элементов ИЛИ-НЕ и 2 И-НЕ упрощает устройство, повышает надежность, уменьшает габариты и удешевляет его выпуск в производстве.1032446 иг 8 Составитель -Н. ПанфиловРедактор А. Ворович Техред А,Бабинец Корректор А. ПоМ ж аььиаш4 в твю Ш Ш Е 5 илиал ППП Патент, г. ужгород, ул, Проектная Заказ 5401/52 ВНИ п 113035, Тиражи Госуделамсква,706 арствен зобрете -35, Рау Подлиого комитета СССий и открытийшская наб., д. 4