Устройство для контроля и восстановления вычислительного процесса

(51)5 С 06 Р 11/00 ИЕ ИЭО ТЕН ЛЬСТ ВТОРСН овскии Ф,Ф.Фай- Ткаченко Сои с оянии процессо ышается достов з.п. ф-лы, 14 в, то тем ность кон мым п оля Ломатиможетх с микограммным управленель изобретения ием.повышение дос ости контроля.на структурная иг.2-13 - функ етственно блословий), блока повторения сравнения данныхсации сбоев, блок ОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ ГКНТ СССР(21) 4626350/24-24(56) Усольцев А.Г., Кислин Б.П.пряжение дискретных каналов свяэ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ВОССТАНОВЛЕНИЯ ВЫЧИСЛИТЕЛЬНОГО ПРОЦЕССА(57) Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в процессорах смикропрограммным управлением. Цельизобретения . - повышение достоверности и оперативности контроля, Цельдостигается тем, что в известную совокупность узлов для контроля и восИзобретение относится к ав ке и вычислительной технике и быть использовано в процессор оверности и оператив На фиг.1 представл схема устроиства; на циональные схемы соот становления, содержащего первыи ивторой каналы, каждый из которыхвключает блок сравнения данных, блокфиксации сбоев, блок повторения микрокоманд, блок микропрограммного управления, блок контроля, блок останова, блок задания режима, блок управления синхронизацией, распределительтактовых импульсов и блок пуска, вкаждый канал введены блок сравненияусловий и блок задания режима диагностики, Сущность изобретения состоит в том, что в результате введенияновых узлов и связей устройство приобретает способность сравнивать нетолько коды данных, но и коды логических условий, формируемые объектами контроля (процессорами), Поскольку коды логических условий несут дополнительную информацию о сосмикрокоманд, блока микропрограммного управления, блока контроля, блока останова, блока задания режима, .блокауправления синхронизацией, распределителя тактовых импульсов, блока пуска, блока задания режима диагностики и формирователя адреса; на фиг. 14 временные диаграммы выходных сигналов. распределителя тактовых импульсов.Устройство для контроля и восстановления (фиг. 1) содержит первый. 1.1сбое блока микропрограммного управления, "В 2" - при ошибке в логических условиях, "В 3" - при ошибке в данных, "В 4" - при ошибке одновременно в данных и в логических условиях и запрете прерывания, "В 5" при одновременной ошибке в данныхи в логических условиях и разрешенном прерывании); Гл - перехода к микродиагностике. Работу устройства будем рассматривать на примере первого канала, называя второй канал противоположным 15 каналом.1В режиме "А" первоначальное состояние блока 5 микропрограммного управления в обоих каналах таково, 20 что триггеры 174 - 177 установлены в "0", на выходах 110. 1, 110.2.и 111 блока 106 (Фиг. 5) присутствуют нулевые сигналы, а с группы 110.3 выдается коц, который в соответст вии с описанным выше принципом действия Формирователя 107 адреса предопределяет перецачу каца операции с входа 19.1 на вход 112 регистра 104 в качестве начального адреса соответ ствующей микропрограммы (входы начальной установки не показаны).С помощью элемента 131 коммутации и триггера 126 (Фиг, 8) на выходе 54 блока 8 формируется сигнал,35 задающий синхронную (при единичном уровне сигнала) или асинхронную (при нулевом уровне сигнала) работу каналов. В режиме "А" цля синхронной работы каналов с помощью элемента 132 40 коммутации на выходе 39 блока 8 (Фиг. 8) Формируется сигнал, которым все триггеры блоков 3, 4, 6 и 9 устанавливаются в "0", а регистр 149 распределителя 10 тактовых импуль сов (фиг. 10) устанавливается в состояние Я 9 = 0111, предопределяя выдачу единичного сигнала в разряд девятого синхроимпульса на выходе 62 распределителя. Этим импульсом триггер 156 блока 11 устанавливается в 0, при этом единичным сигналом с выхода 63 распределитель 10 зацикливается на выдаче девятого - десятого синхроимпульса.С помощью элемента 130 коммутации запускается в работу генератор 128 блока 8, Формирующий тактовые импульсы опорной частоты на выходе 56 блока 8, и распределитель 10 тактовых импульсов формирует девятый -десятый синхроимпульсы на выходе 62,При этом триггеры 135, 136, 140 и137 блока 9 (Фиг. 9) устанавливаютсяв "1", что приводит к выдаче единичного сигнала на выходе 60 блока 9и торможению распределителя 10 навыдаче десятого импульса.Затем с помощью элемента 133 коммутации на выходе 55 блока 8 (Фиг.8)формируется сигнал пуска распределителя. Этот сигнал устанавливает в"1" триггер 139 блока 9 (фиг. 9),обусловливая выдачу сигналов на выходах 57 - 59 этого блока.При этом с выхода 58 блока 9противоположного канала на вход 6 1блока 9 рассматриваемого канала(фиг. 10). Одновременно сигнал с выхода 59 блока 9 устанавливает в "1"триггер 157 блока 11, фиксируя Фактзапуска канала в работу. После этого элементом 133 коммутации снимается сигнал пуска с выхода блока 8Одновременно сигнал с выхода 59блока 9 через выхоц 16.1 канала поступает на вход 64 блока 11 противоположного канала, а соответствующимсигналом, сформированным противоположным каналом, устанавливается в"1" триггер 156 блока 11 рассматриваемого канала, снимая с выхода 63 сигнал зацикливания распределителя 10.Распределитель начинает вырабатыватьполную серию синхроимпульсов (с первого пофдесятый, фиг. 14), и канал.переходит в режим Б,Особенностью режима "А" в случаеасинхронной работы каналов являетсяприсутствие на выходе 54 блока 8 нулевого сигнала, вследствие чего непроисходит установка в "1" триггеров134 - 137 и 140 блока 9 (Фиг. 9), неформируются сигналы на его выходах60, 57 и 58 и не происходит терможение распределителя 10,Р режиме "Б" устройство реализуетпоследовательность микрокоманд без50 с боев. При синхронной работе каналовпо первому синхроимпульсу, поступающему с разряда 114.2 группы 30 входов блока 5, в регистр 104 записывается адрес очередной микрокоманды,сформированный Формирователем 107(фиг, 5). При этом на У-входе реги,стра присутствует разрешающий единичный сигнал, сформированный элементом И-НЕ 95 в разряце 100.6 группы 34 выходов блока 4.Одновременно сигналом с входа115.7, сформированным коммутатором86 в разряде 100.5 группы 34 выходов блока 4, в регистр 105 записывается код операционной части предыдущей микрокоманды с выхода 111 блока 106 памяти, Этот коц подается через выхоц 14.1 канала на соответст,вующий процессор, обеспечивая выполнение в нем соответствующего наборамикроопераций,По второму синхроимпульсу, поступающему с выхоца 62 распрецелителя 2510 в разряд 102.4 входа 30 блока 4,коммутатор 87 Формирует в разряде100.7 группы 34 выходов блока4сигнал, который, поступая на разрешающий вхоц 115.6 блока 106 памяти,обеспечивает считывание кода очерецной микрокоманцы на внутренний выходной регистр этого блока. Этот кодпоступает на выходы 110 и 1 11 блока 106.35Одновременно второй синхроимпульспоступает с входа 53 блока 7 на выход 48. этого блока, устанавливая вблоке 9 триггеры 134, 135 и 14011 11В 0 в40По девятому синхроимпульсу,. поступающему из разряда 148.2 входа 62блока 9, триггеры 135 и 136 устанавливаются в1, подготавливая сигналом на выходе 60 распределитель 1 О 45к торможению в случае рассогласования работы каналов.По десятому синхроимпульсу, поступающему в разряд 148.1 входа 62блока 9, триггер 140 (в случае отсутствия сигнала повторения микрокоманды на входе 35 блока 9) устанавливается в "1", фиксируя завершениевыполнения микрокоманды в своем канале. При этом с выхода 58 блока 9на вход 61 блока 9 противоположногоканала (в рассматриваемом случаевторого) через шину 16,1 подаетсясигнал согласования. В случае нормальной работы противопол,жного (второго) канала в этот момент от негодолжен поступать соответствующийсигнал и на вход 6 1 блока 9 рассматриваемого первого канала, которыйбудет зафиксирован триггером 138.На выходе элемента И 145 сформируется импульс, которым триггеры 137 ии 138 установятся в "0", а триггер134 - в "1", сбрасывая при этом в"0" триггер 136 и снимая тем самымс выхода 60 сигнал торможения распределителя 10, Этот же импульс,поступив на выход 57 блока 9, разрешит сравнение в блоках 2 и 12 ко-дов данных и логических условий, которые выработаны процессорами обоихканалов в результате выполнения микрокоманды. В случае совпадения этихкодов с приходом очередного первогосинхроимпульса каналы перейдут к формированию очередной микрокоманды,какописано выше.В случае, если сигнал согласования от противоположного канала поступит на блок 9 с задержкой (например, из-за повторения микрокомандыв этом канале), работа опережающегоканала тормозится благодаря наличиюсигнала торможения на входе 60 распределителя 10Оособенности асинхронной работы каналов в режиме "Б"аналогичны режиму "А".В процессе формирования микрокоманды блоком 6 производится контроль на четность информации, вырабатываемой блоком 5, а блоками 2 и 12сравнение результатов выполнениямикрокоманды. При появлении ошибкиканал переходит в режим. "В",В режиме "В" осуществляется повторение микрокоманды с целью анализапричин ошибки (сбой или отказ) ивосстановления нормальной работы,если ошибка была вызвана сбоем. Режим имеет пять модификаций ("В 1"1"В 5") в зависимости от вида ошибки.В режим "В 1" канал переходит приошибке в информации, вырабатываемойблоком 6. Если искажен коц адреса навыходе 108 регистра 104, то формируется сигнал ошибки в разряде 120.1выхода 45 блока 6, который фиксируется триггером 73 блока 3 по четвертому синхроимпульсу. Если искажена инФормация на выходах 110 блока 106 памяти, то формируется сигнал ошибкив разряде 120.2 выхода 45 блока 6, 2423160523310 15 окашиб-. 4 50 который Фиксируется триггером 74 блока 3 по шестому синхроимпульсу. Если искажена операционная часть микро- команды на выходе 113 регистра 105, то Формируется сигнал ошибки в разряде 120.3 выхода 45 блока 6, который фиксируется по второму синхроимпульсу на триггере 75 блока 3.При установке триггеров 73, 74 или 75 блока 3 в "1" элемент ИЛИ 79 формирует сигнал "Нет нормы", который по седьмому синхроимпульсу Фиксируется триггером 76. Этот сигнал, поступая через шину 38 в блок 4, от - пирает элемент И 88, вследствие чего восьмой синхроимпульс проходит через этот элемент и вызывает сдвиг в регистре 85 с установкой в "1" его первого разряда. Сигналом с .выхода этого разряда через элемент ИЛИ 97 1 на выходе 35 блока 4 формируется ециничный сигнал повторения микрокоманцы.Этим сигналом в блоке 9 запиратся элемент ЗАПРЕТ 143 и отпирается элемент И 142. Поэтому по десятому синхроимпупьсу триггер 140 не будет установлен в "1", как это было в режиме "Б", а останется в нО", и сигнал согласования на выходе 58 блока 9 не будет сформирован. При этом произойдет торможение соседнего канала на данной микрокоманде. Триггер 134 по десятому синхроимпульсу, в отличие от режима "Б", установится в "1" и сбросит в "0" триггер 136, сняв при этом сигнал торможения с выхода 60. Распрецелитель тактовых импульсов начнет формировать новую серию из десяти импульсов, в течение которой повторится рассмотренный выше процесс формирования той же самой микрокоманды.Этот процесс может повторяться до трех раз, причем перехоц в нормальный режим возможен лишь при устранении ошибкИ, т.е. при установке в "0" соответствующего триггера 73-75 блока 3. При этом становится нулевым сигнал "Нет нормы" на выходе элемента ИПИ 79, который через выход 38 блока 3 запирает в блоке 4 элемент И 88, предотвращая поцачу импульсов сдвига на регистр 85. Этим сигналом в бпоке 4 отпирается элемент ЗАПРЕТ, рез него по восьмому синхроимпульсу лементсм ИЛИ 96 Формируется сигналброс. Этим сигначам регистр 85 устанавливается в 0", Формируя через элемент ИЛИ 97 нулевой сигнал на выходе 35 блока 4. Этим же сигналом сброса через выход 36 блока 4 устанавливается в "0" триггер 76 блока 3. Далее (по девятому и десятому синхроимпульсам) канал завершает работу ак же, как и в режиме Б", и с наалом новой серии синхроимпульсов раотает в этом режиме.Если в течение трех повторений микрокоманды ошибка не устранена, то после третьего повторения с выхода третьего разряда регистра 85 в разряд 99.2 шины 36 поступает единичный сигнал. Этим сигналом в блоке 3 отпирается блок 77 элементов Ии по десятому синхроимпульсу через него на выход 29 блока 3 и далее - на выход 15,1 канала - выдается код состояния канала, который поступает в процессор соответствующего канала и может использоваться для диагностики. Канал переходит в режим "1". Этот же сигнал, поступая на элемент ИЛИ 78, предотвращает возврат канала в режим "Б" при работе в режиме "Г".В режимах "В 2" или "ВЗ" канал зывается при появлении сигналов о ки в логических условиях или в данных. Эти сигналы могут быть сформированы на выходах 65 или 24 блоков 12 или 2 соответственно по импульсу разрешения сравнения с выхода 57 блока 9. По спаду этого импульса сиг. нал ошибки в логических условиях записывается в триггер 163, а сигнал ошибки в данных - в триггер 164 бло- . ка 13.При ошибке только в логических условиях возбудится выход "1" дешифратора 165, а при ошибке только в данных - его выход "2", формируя единичные сигналы в разрядах соответственно 171.2 и 171.3 выхода 32 блока 13, а также в разрядах 172.2 и 172.3 его выхода 37. Поступая на элемент ИЛИ 79 блока 3, сигналы с выхода 32 блока 13 Формируют единичный сигнал на выходе этого элемента. Далее работа канала аналогична режиму "В 1", с тем лишь отличием, что возврат к нормальной работе (в режим нБн) ч случае устранения ошибки в данных или в логических условиях происходит за счет снятия единичного сигнала с соответствующего разряда выхода 32 блока 13. Сигналы с10 20 30 40 выхода 37 блока 13 используются в блоке 4 в случае перехода из режима "В 2" ("ВЗ") в режим "Г".В режимы "В 4" и "В 5" канал переходит в случае появления ошибки одновременно как в данных, так и в логических условиях. При этом возбужается выход "3" дешифратора 165 лока 13, отпирая один из элементов166 или 167, в зависимости от сосояния триггера 162 маскирования прерываний.Если прерывание запрещено, что "оответствует режиму "В 4", то ецияичный сигнал с выхода элемента И 167 поступит в разряды 171,1 и 172.1 выхоцов соответственно 32 и 37 блока 13, и канал перейдет к повторению микрокоманцы аналогично тому, как ,это было в режимах "В 2" или "ВЗ".Если прерывание разрешено, что соответствует режиму "В 5", то единичный сигнал с выхода 170 элемента И 166 поступит на выход 50 блока 13, вследствие чего на выходе 46 блока 7 появится сигнал прерывания. Этот сигнал через выход 18.1 (18.2) канала поступит в соответствующий процессор, возбуждая, например переход на программу,циагностики. Одновременно этот сигнал поступает ,ерез выход 16,1 (16,2) канала на вход 51 блока 6 противоположного канала. При синхронной работе каналов это приводит к выдаче сигнала прерыван 1 я этим блоком.Завершается режим "В 5" переходом в режим "Б" при установке триггеров 163 и 164 блока 13 по сигналу сброса, который может поступить или с выхода 39 блока 8, или из разряда 173.3 входа 40 блока 13.В режиме 11 Г" осуществляется четвертое и пятое повторения процесса формирования микрокоманды, в течение которых происходит переход к одной из четырех диагностических микропрограмм. Каждая из них соответствует одному из режимов "В 1" - "В 4", а именно тому из них, от которого произошел переход к режиму "Г", При этом возврат канала в режим "Б" предотвращается ециничным сигналом с выхода третьего разряда регистра 85 блока 4.При четвертом повтор пп микро- команды по единичному сигнапу с выхода нет верт 11 го разряда регистра 85 оцновибратор 98 Формирует импульс,который проходя через олин из элементов 91, 92, 92 или 94, поступае 1в соответствующий разряд выхода 3411 11блока л и ус т а н а в .пи в а е т в 1 с оо т .в е т с т в ующий г ри г ге р 1 7 4 , 1 7 5 , 1 7 6илп 1 7 7 Формирователя 1 О 7 блока 5 ,Режиму " В 1 " соответствуют эл ем е нты И 9 1 и триггер 1 7 4 , р ежимы " В 2 "," В 3 " и " В 4 " соответственно элементыИ 9 2 - 9 4 и триггеры 1 7 5 - 1 7 7 , Такимобразом на выходе 1 1 2 формирователя1 О 7 формируется адрес первой микро -команды соответствующей ди а г н о с тич е с к о й микропрограммы ,Одновременно нулевым сигналом с инверсного выхода четвертого разряда регистра 85 блока 4 запирается элемент И-НЕ 95, снимая запрет на запись информации в регистр 104 блока 5.При пятом повторении единичным сигналом с выхоца пятого разряда регистра 85 блока 4 отпирается элемент И 89, благодаря чему по девятому синхроимпульсу на выходе элемента ИЛИ 96 формируется сигнал "Сброс". Им устанавливается в "0" регистр 85 блока 4, а через выход 36 блока 4 устанавливаются в нуль триггеры 73- 76 блока 3 и триггеры 163 и 165 блока 13. Тем самым канал переводится в режим нормального Функционирования (режим "Б"), в котором начинает выполняться диагностическая микропрограмма,Остановка рабаты устройства возможна путем формирования сигнала сброса на выходе 39 блока 8, Его действие на схему рассмотрено при описании режима "А", При этом дополнительно к описанному устанавливаются в"0" триггер 139 блока 9 и триггеры45 157 и 156 блока 11, в результате чего сигналы на выходах 58 и 59 блока9 принимают нулевое значение, а сигнал на выходе 63 блока 11 - единичное значение, вызывая зацикливание50распределителя 10 на девятом - десятом синхроимпульсе. Одновременно нулевой сигнал с выхода 59 блока 9,поступая на вход 64 блока 11 противоположного канала, вызывает установку в "0" триггера 156 этого блока изацикливание распределителя 10 этого канала,При настройке устройства остановка его работы может ос"шествляться10 15 20 25 3.0 35 40 45 50 допоггцктельно в случае появления сигнала ггрерывания на входе 50 блока 7.Дпя этого с помощью элемента 129 коммутации блока 8 на выхоце 52 блокаформируется сигнал, отпирающий элемент И 122 блока 7 и разрешающий выдачу сигнала прерывания на выход 47блока 7 в качестве сигнала сброса. формула изобретения 1. Устройство для контроля и восстановления вычислительного процесса, содержащее первый и второи каналы, каждый из которых включает блок сравнения данных, блок Фиксации сбоев, блок повторения микрокоманц, блок микропрограммного управления, блок контроля, блок останова, блок задания режима, блок управления синхронизацией, распределитель тактовых импульсов и блок пуска, причем первая и вторая группы управляющих входов блока микропрограммного управления являются соответственно первой и второй группами управляющих входов канала, группа синхровходов блока микропрограммного управления соединена с группой выходов распределителя тактовых импульсов, которая соединена также с группой синхровыхоцов канала, а также с группами синхровходов блока управлення синхронизацией, блока пуска, блока повторения микрокоманд, блока фиксации сбоев и синхровходом блока останова, первая группа выходов блока микропрограммного управления является первой группок управляющих выходов канала, вторая группа выхоцов блока микропрограммного управления соеди; кена с группой входов блока контроля, группа выхоцов которого соединена с первой группой управляющих входов блока фиксации сбоев, вторая группа управляющих входов которого соединена с первой группой выходов блока повторения микрокоманд, вторая группа выходов которого соединена с группой информационных .входов блока микропрограммного управления, первая группа выходов блока фиксации сбоев соединена с первой группой управляюших входов блока повторения микрокоманц, вторая группа выходов блока фиксации сбоев яв-, ляется первой группой ингЪормационных выходов канала, вхоц сброса блока повторения микрокоманд соединен с выходом сигнала блока зацаниярежима, управляющий выход блока повторения микрокоманд соединен с входом повторения микрокоманды блокауправления синхронизацией, выходсигнала настройки блока задания режима соединен с входом настройкиблока останова, выход сигнала сброса блока зацания режима соединен свходами сброса распределителя такто-,вых импульсов, блока управлениясинхронизацией и блока останова,выход пуска блока задания режимасоединен с первым информационнымвходом блока управления синхронизацией, выход опорной частоты блоказадания режима соединен с входомопорной частоты распределителя тактовых импульсов, выход синхронной работы блока задания режима соецинен с первыми управляющими входамиблока останова, блока управления синхронизациел и блока пуска, первая ивторая группы информационных вхоцовканала соединены соответственно спервой и второй группами информационных вхоцов блока сравнения данных,управляющий вход которого подключен к первому выходу блока управления синхронизацией, второй выход которого соединен с первым управляющимвходом распределителя тактовых импульсов, второй управляющий вход бло,ка останова соединен с первым разрядом третьей группы информационныхвходов канала, первый выхоц блокаостанова соединен с выхоцом прерывания канала и с первым разрядом второй группы информационных выходов канала, второй выход блока останова соединен с вторыми управляюшими вхо 1 дами блока управления синхронизацией и блока пуска, третий выход блока останова соединен с третьим управляющйм.входом блока управления синхронизацией, четвертый управляющий вход которого соединен с вторым разрядом третьей группы информационных входовч,канала, пятыи управляющии вхоц блока управления синхронизацией соединен с выходом блока пуска и вторымуправляющим входом распределителятактовых импульсов, третий выход блока управления синхронизацией соединенс вторым разрядом второй группы информационных выхоцов канала, третийразряд которой и третий управляюшчйвхап блока пуска соединены с четвертым выходом блока управления синхронизацией, четвертый управляющий вход блока пуска соединен с третьим рязря 5 цам третьей группы информационных входов канапа, все разряды второй группы информационных выходов первого (второго) канала соединены с соответствующими разрядами третьей группы информационных входов второ - го (первого) канала, первые группы управляющих вхацон первого и второго каналов являются соответственно первой и второй группами управляющих входов устройства, вторые группы управляющих входов первого и второго 10 к аналов являются соответственна тре -тьей и четвертой группой управляющих нхоцов устройства, первая (вторая) группа информационных входов устройства соединена с первой (второй) группой информационных входов первого канала и с второй (первой) группой инФормационных вхоцов вта рого канала, перные группы управляющих выходов первого и второго каналов являются соответственно первой и второй груп:.:ями управляющих выходов устройства, первые группы информаци онных выходов первого и второго какялов являются соответственно первой и второй группами информационных выходов устройства, выходы прерывания первого и второго ка 51 ллов являют,35 ,ся соответственно первьцм, вторым Быходами прерывания устройства, группы ,синхровыходон первого и нгарага каналов являются соответственно первой и второй группами синхравыхацов уст ройства, о т л и ч а ю и е е с я тем, что, с целью павьццец 51 я достав верности и оперативности контроля, в него в каждый каца;1 дополнительно введены блок сравнения условий и 45 блок задания режима диагностики причем третья и четвертая группы управляющих вхацов устройства являются четвертыми группами информационных входов соатнетсц велна нтарага и первого каналов, в клждсканале четвертая группа информационных вхацов соединена с первой группой информационных входов блока ср;нкеция условий, у которого вторая группа ицформяциоц -55 ных Бхадав пацключе .я к Б:орай группе упрявляюших БХОБОБ 1, 1 л.л, 1 пряв ляюший вход блока сравнения условий псдключец к;1 ерваму Б 1 халу блока упн:1 влення сицхрани зяНе 13выход блаклсравнения условий с.ае:и;цец с первым 1 цж 1 ормяпцацным Бхс дом блока зяцания режима дилгнсстики, Бтарай инфарма 11 ио 51,1 ьй Бхац катарога с О:Н 1 нен с выкал;и блока сравнения длцкых, третья группа выкопан блока микрапрс гряммно - га упглвления ссе 51 инецл с группой управляющих Бхс 1 дав блока зл 1 янця режи -ма диагностики, первый управляющийБхац катарога соедицен с первым выходам блока упряБле 11 И 51 с 1 нхра низ я 11 и ей, выход сигнала сброся блока залания режима соединен с вторым управляюцим входом блока задлция режима ДИаГНОСтИКИ, тРЕтц 15 УПРаВЛЯЮЩИй ВХОД которого сс ецицен с разрядам сигналя сброса первой группь 1 выходов алока павтаракия микрокамяцл, втораягруппа управляющих вхадан которогопоцключека к первой группе выходовблока задания режима дцлгнос.тики,вторая группа выходов которого соединена с третьей группой управляющих вхацсв блока фиксации сбоев, выход прерывания б:1 ака задания режимадиагцсстики соединен с входом прерывания блока остлнава,2. Устройстна по Б,1, а т л ич а ю щ е е с я тем, что блок задания режима диагкостики соцержиттрц триггера, дец 151 фратардвя элемента И, элемент ЗАПРЕТ, элемент ИЛИ,причем первый и второй разряды группы управляющих входов блока заданияре 1 кима диагностики соединены соответственно с Я и В-входами первоготриггера, прямой и инверскый выхопыкоторого соединены с первьми входамисоответственно первого и второгоэлементов И, вторые входы которыхсаедикекы с первым выходом лешифрятора, первый и второй входы которого соединены с выходами соответственна второго и третьего триггеров,входы синхронизации которых соецине"ны с выходам элемента ЗАПРЕТ, информационные входы второго и третьеготриггеров соединены соответственнос первым и вторым информлцианцымивходами блока задания режима диагностики, первый, второй, третий управляющие нхацы и третий рлзряд группы управляющих входов которого саелинены саатветстге 51 ца с прямь,м входам элемента ЗАПРЕТ, с первым втарым и третьим входами элемента ИЛИ,выход которого саелцкен с входами31 1605233 сброса второго и третьего триггеров,выход первого элемента И соединенс инверсным входом элемента ЗАПРЕТи является выходом прерывания блоказадания режима диагностики, первая 79 22 ги вторая группы выходов которогообразованы вторым и третьим выходами дешифратора и выходом второгоэлемента И .и второй 1.2 каналы, каждый иэ которых содержит блок 2 сравнения данных, блок 3 фиксации сбоев, блок 4 повторения микрокоманд, блок 5 микропрограммного управления, блок 6 контроля, блок 7 останова, блок 8 задания режима, блок 9 управления синхронизацией, распределитель 10 тактовыхимпульсов, блок 11 пуска, блок 12 1 О сравнения условий и блок 13 задания режима диагностики, Позициями 14.1 и 14.2 (фиг,1) обозначены соответственно первая и вторая группы управляющих выходов устройства, 15.1 и 15.2 - 15 первая и вторая группы информационных выходов устройства, 16.1 (16,2) вторая группа информационных выходов первого (второго) канала, 17.1 и 17.2 - соответственно первая и вто рая группы синхровыходов устройства, 18.1 и 18.2 - первый и второй выходы прерывания устройства, 19.1 и 19,2 :оответственно первая и вторая групяь управляющих входов устройства, 25 20 - третья группа управляющих входов устройства, 21 - первая группа информационных входов устройства, 22 четвертая группа управляющих входов устройства, 23 - вторая группа инфор мационных входов устройства. Позицией 24 обозначен выход блока сравнения данных, позициями 25 и 26 соответственно первая и вторая группы информационных входов блока сравнения данных, 27 и 28 - управляющие входы блока сравнения данных и блока сравнения условий соответственно, 29 - вторая группа выходов блока фик 40 сации сбоев, 30 - группа синхровходов блока фиксации сбоев, блока повторения микрокоманд и блока микропрограммного управления, 31 и 32 соответственно. первая и третья груп пы управляющих входов блока фиксации сбоев, 33 - третий управляющий вход блока задания режима диагностики, 34- 36 - соответственно вторая группа вы" ходов блока повторения микрокоманд, его управляющий выход и его первая группа выходов, 37 и 38 - соответственно вторая и первая группы управляющих входов блока повторения микро- команд 39 - выход сигнала сброса .355 блока задания режима, 40-42 - соответственно,третья, первая и вторая группы выходов блока микропрограммного управления, 43 и 44 - соответственно первая и вторая группы управляющих входов блока микропрограм -много управления, 45 - группа выходов блока контроля, 46-48 - соответственно первый, второй и третий выходы блока останова, 49 - третий управляющий вход блока управления синхронизацией, 50 - выход прерыванияблока задания режима диагностики,51 - второй управляющий вход блокаостанова, 52 - выход сигнала настройки блока задания режима, 53 - синхровход блока останова, 54 - выходсинхронной работы блока задания режима, 55 и 56 - соответственно выходпуска и выход опорной частоты блоказадания режима,57-60 - соответственно первый, третий, четвертый ивторой выходы блока управления синхронизацией, 61 - четвертый управляющий вход блока управления синхронизацией, 62 - группа выходов рас-,пределителя тактовых импульсов, 63выход блока пуска, 64 - четвертыйуправляющий вход блока пуска, 65выход блока сравнения условий, 66вторая группа управляющих входов канала, 67 - первая группа информационных входов блока сравнения условий, 68 - третья группа информационных входов канала, 69 - вторая .группа информационных выходов канала,Блок 2 сравнения данных (блок 12сравнения условий), схема которогопредставлена на фиг.2, содержит ре -гистр 70, схему 71 сравнения кодови элемент И 72,Блок 3 фиксации сбоев (фиг. 3)содержит первый 73, второй 74, третий 75, четвертый 76 триггеры, блок77 элементов И, первый 78 и второй79 элементы ИЛИ, выходы 80.1 - 80.3группы 38 выхоцов блока, входы 81.181.3 группы 31 входов блока, входы82,1-82,5 группы 30 входов блока,входы 83.1 и 83,2 группы 36 входовблока, входы 84.1-84.3 элемента ИЛИ79, входы 84.4-84.7 группы 84 входовблока 77,Блок 4 повторения микрокоманд+Л ТО)мОЖВИИВ4 ЙЯЛ(У рректор В,Гирняк едактор Н.Туп Заказ 3453 ПодписноеВНИИПИ Государстве бретениям и м при ГКНТ СССР 11 аушская наб открытия д. 4/5 л. Гагарина, 101 л нПроизводственно-издательский комбинат Патент , г. У дюжимРЮСС ставитель Л.Ванюхихред Л.Сердюкова Тираж 572нного комитета по иэо 3035, Москва, Ж, Р ф д51015 20 25 30 группы выходов 197 второй группы элементов И, разряды 198,1 в 1.п входа110.2 Формирователя, разряды 99.1199,п входа 66 Формирователя.Рассмотрим назначение узлов устКанал 1.1 (1,2) (фиг.1) предназ -начен для управления, контроля ивосстановления работоспособности соответствующего процессора вычисли тельной системы. 0 ба канала имеютидентичную структуру, Управление работой процессора осуществляется с помощью управляющих сигналов, формируемых в вице микрокоманд на группе 45 14,1 (14.2) управляющих выходов канала, Эти сигналы формируются микропрограммно в соответствии с кодомоперации, поступающим из процессорана вход 19.1 (19.2) соответствующего 50 канала. Их формирование осуществляется с учетом сигналов логическихусловий, поступающих на вход 20 (22)канала от соответствующего процессора.Переход к последующей микрокоманде возможен лишь при .отсутствии искажений в предыдущей микрокоманде,При появлении искажений в канале фиксирует:я сбой блока микропрограммно 5 60ИЛИ и одновибратор 98, выходы 99.1и 99.2 группы 36 выходов блока,выходы 100.1-100.7 группы 34 выходовблока, входы 10 1. 1 - 10 1.3 группы 37входов блока, входы 102.1-102.4 группы 30 входов блока, входы 103.1-103,3группы 38 входов блока.Блок 5 микропрограммного управле -ния (фиг.5) содержит первый 104 ивторой 105 регистры, блок 106 памяти(представляет собой постоянное запоминающее устройство) и формирователь107 адреса, группу выходов 108 регистра 104, выходы 109.1-109.3 группы40 выходов блока, выходы 110,1-110.3группы 110 выходов блока 106 памяти,группу 111 входов регистра 105, группу 112 выходов Формирователя 107,группу 113 выходов регистра 105, входы 114.1 и 114.2 группы 30 входов блоблока, входы 115.1 в 1.7 группы 34входов блока.Блок;6 контроля (Фиг.6) сопержитпервый 116, второй 117 и третий 118сумматоры по моцулю два, первуютретью группы разрядов 119.1 в 1.3группы 42 входов блока, выходы 120.1120,3 указанных сумматоров образуютгруппу 45 выхоцов блока.Блок 7 останова (Фиг, 7) содержитпервый 121 и второй 122 .элементы Ии первый 123, второй 124 и третий125 элементы ИЛИ.Блок 8 задания режима (Фиг. 8) содержит триггер 126, элемент НЕ 127,управляемый генератор 128 импульсов,первый 129, второй 130, третий 131,четвертый 132 и пятый 133 элементыкоммутации,Блок 9 управления синхронизацией(фиг.9) содержит первый 134, второй135, третий 136, четвертый 137, пятый 138, шестой 139 и седьмой 140триггеры, коммутатор 14 1, первый элемент И 142, элемент ЗАПРЕТ 143, второй 144 и третий 145 элементы И,элемент ИЛИ 146, элемент 147 задержки,разряцы 148.1 и 148,2 группы 62 входов блока.Распределитель 10 тактовых импульсов (фиг. 10) содержит регистр 149,преобразователь 150 кодов, дешифратор 151, элементы И 152 и ИЛИ-НЕ 153,группу 154 выходов преобразователя150, разряд 155 группы выходов цешифратора 151.Блок 11 пуска (фиг.11) содержитпервый 156 и второй 157 триггеры,5233 6 первый 58.и второй 159 элементы И,элемент ИЛИ 160, входы 161. 1 и 16 1.2группы 62 входов блока.Блок 13 задания режима диагностики (Фиг.12) содержит первый 162,второй 163 и третий 164 триггеры, дешифратор 165, первый 166 и второй 167элементы И, элемент ЗАПРЕТ 168, элемент ИЛИ 169, выход 170 элемента И166, выходы 171.1 - 171.3 группы 32выходов блока, выхопы 172.1-172.3группы 37 выходов блока, входы 173.1 -173.3 группы 40 входов блока,Формирователь 107,адреса (Фиг.13)содержит первый 174, второй 175,тре -тий 176 и четвертый 177 триггеры,дешифратор 178, первый 179, второй 180,третий 18 1 и четвертый 182 шифраторы,блок 183 элементов И, первую группу184,1184.п элементов И, вторуюгруппу 185.1185,п элементов И,первый 186, второй 187, третий 188,.и четвертый 189 элементы И, блок 190элементов ИЛИ, первый 191, второй192, третий 193, четвертый 194 и пятый 195 элементы ИЛИ, разряды 196,1 -196,п группы выходов 196 первой группы элементов И, разряды 197.1 в 1,пга управления и микракамянда Формируется повторно. Если после трехкратного повторения искажения не исчезают, та в канале фиксируется отказ блока микропрограммного управления па данной микрокоманде, в результате чего на соответствующий процессор через выход 15. 1 (15.2) выдается код состояния канала. При этом канал переходит к реализации микропрограммы диагностики .Работа каналов может осуществляться асинхронно или синхронно. При асинхронной работе каналы функционируют независимо. При синхронной работе переход к следующей микрокоманде в каждом канале возможен лишь по окончании формирования соответствующей микрокоманцы в другом канале, С целью синхронизации работы канал, окончив Формирование микрокоманды без искажений, формирует в блоке 9 управления синхронизацией сигнал со" гласавания, который через выход 16.1 25 (16.2) канала поступает на аналогичный блок соседнего канала, При отсутствии сигнала согласования от соседнего канала канал приостанавливает (тормозит) свою работу до прихода 30 этого сигнала. В случае синхронной работы, кроме того, в каждом канале при переходе к следующей микрокоманде происходит сравнение кодов логических условий (20 и 22) и кодов данных (21 и 23), сформированных процессорами в результате выполнения предыдущей микрокоманды, При несовпадении данных или логических условий канал фиксирует сбой процессора и аналогично описанному выше повторяет выдачу микрокоманды и сравнение ее результатов до трех раз, после чего в течение четвертага и пятого повторений выдает на процессор кад состояния канала и переходит к микрадиагнастике. При одновременном несовпадении и данных, и логических условий работа канала зависит ат состояния триггера маскирования прерываний, находящегося в блоке 13 задания режима диагностики. Если прерывание запрещена, та канал рабата, ,кяк и в предыдущих случаях. Если ана пязрешена, то на выходе 18,1 (18,) капала Фсрмируется сигнал прерывявия, я зятем на выход 15.1 (15,2) падяется кад состояния капала,35404550 Блок 2 сравнения данных (фиг, 2) предназначен для сравнения кодов данных, поступающих на входы 25 и 26 от процессоров своего и соседнего канадов соответственно. Сравнение происходит по приходу сигнала на вход 27, формируемого в случае нормального обмена сигналами согласования между каналами. При несовпадении данных на выходе 24 блока формируется сигнал ошибки в данных.Блок 3 фиксации сбоев (фиг, 3) предназначен для фиксации причин искажения микрокоманды управления работой блока 4 повторения микрокоманд и выдачей на выход 29 кода состояния канала на выход 15.1 (15,2) канала. Этот код может использоваться процессором для диагностики и устранения последствий сбоев.Триггеры 73 - 75 предназначены для фиксации искажения соответственно в адресе микрокоманды, в коде микрокоманды на выходе блока памяти микрокаманд и в коде микрокоманды на выходе регистра микрокоманд, Триггер 76 предназначен для фиксации наличия искажений указанных типов или наличия несовпадения данных или логических условий с целью организации повторного формирования микракоманды.Входы 8 11 - 81,3 разрядов группы 31 входов блока 3 предназначены для подачи сигналов искажения соответственно в адресе микрокоманды, в коде микрокоманды и в регистре микрокоманд с выходов 120,1 - 120,3 блока 6 (фиг. 6).Входы 82.1 - 82,5 разрядов группы 30 входов блока 3 предназначены для подачи соответственно четвертого,шестого, второго, седьмого и десятого синхраимпульсов с соответствующих выходов дешифратора 151 блока 10 (фиг. 10), Группа 32 входов блока 3 предназначена для подачи в этот блок сигналов несовпадения данных или логических условий с выхода блока 13. Шина 84 блока 3 предназначена для подачи на блок 77 элементов И сигналов состояния элементов канала.Разряды 84.1 " 84,3 шины 84 предназначены для подачи на элемент ИЛИ 79 и блок 77 элементов блока 3 сигналя 171.1 адновременнага несовпадения данных и логических условий при разрешенном прерывании, сигнала 171.2 насавпацения кодов логических усла 1605 233 10вий и сигнала 171,3 несовпадения данных соответственно, формируемых вблоке 13.Разряды 84.4 - 84.7 шины 84 пред 5назначены для подачи на блок 77 элементов И сигналов о наличии соответственно искажения в адресе микроко,манды, в коде микрокоманды, в регистре микрокоманд и сигнала сбоя блокамикропрограммного управления.Разряды 83,1 и 832 группы 33 входов блока 3 предназначены соответственно для подачи сигналов 99.1 сброса и третьего повторения микрокоманцы 99.2, формируемых в группе 36выходов блока 4 (фиг, 4).Разряды 80.1 - 80.3 группы 38 выходов блока 3 предназначены для подачи на блок 4 соответственно сигна,лов 103,1 наличия искажения в кодемикрокоманды, 103.3 искажения в регистре микрокоманд и сигнала 103.2искажения информации в блоке 5 илинесовпадения данных или логических 25условий.Блок 4 повторения.микрокоманд используют для управления повторениеммикрокоманд при обнаружении в ниху: кажений и при несовпадении кодов 30цанных или логических условий,1Регистр 85 служит для подсчетачисла повторений микрокоманды. Подсчет происходит путем сдвига содержимого регистра в сторону старшихразрядов с одновременной записью единицы в младший разряд Р через яходРЕ. Сдвиг осуществляется подачейсинхроимпульса на С-вход регистра.Количество разрядов регистра, установленных в единицу, соответствуетчислу повторений микрокоманды, причем разряды регистра принимают еци"ничное значение последовательно, начиная с первого, который подключен 45к входу элемента ИЛИ 97,Коммутатор 86 блока 4 предназначен для формирования строба записиинформации в регистр микрокоманд припоявлении первого синхроимпульса насоответствующем выходе дешифратора151 блока 10. Этот строб в виде разряда 100.5 группы 34 выходов блока 4поступает на вход 115,7 регистра 105микрокоманд блока 5,55Коммутатор 87 блока 4 необходимдля формирования импульса чтения информации из блока 106 памяти микрокоманд блока 5. Элемент И 88 предназначен для формирования импульса сдвига на С-входе регистра 85 при повторении мнкрекоманд, элементы И 89 и 90 - лля формирования сигнала сброса регистра 85 соответственно прц пятом повторении микрокоманды и в случае устраченця искажений микрокоманд, данных цлц логических условий до окенчан.;я третьего повтора, элемент И 91 - для формирования сигнала в разряде 100.1 группы 34 выходов блока 4, поступающего на вход 115.1 триггера 174 блока 5 и предназначенного для управления формированием начального адреса первой диагностической микропрограммы.Элементы И 92-94 служат для формирования соответствующих разрядов 100.2-100.4 группы 34 выходов блока 4, поступающих соответственно на входы 115.2 - 115.4 триггеров 175 - 177 блока 5 и управляющихформированием адресов соответственно второй, третьей и четвертой диагностических микропрограмм.Элемент И-НЕ 95 предназначен для формирования строба низкого уровня в разряде 100.6 группы 34 выходов, поступающего на Ч-вход 115,5 регистра 104 адреса блока 5 для блокировки этого регистра, элемент ИЛИ 96 - для развязки сигналов сброса регистра 85, элемент ИЛИ 97 - для формирования сигнала повторения микрокоманд, управляющего работой блока 10.Одновибратор 98 служит для формирования импульса, по которому при четвертом повторении искаженной мцкрокоманды в одном из разрядов 100.1 100.4 формируется сигнал на переход к соответствующей диагностическоймикропрограмме,Разряды 99.1 и 99,2 группы 36 выходов блока 4 предназначены для подачи сигналов соответственно сброса итретьего повторения микрокоманды вразряды 83,1 и 83.2 группы 36 входовблока 3, Разряд 99,1, кроме того,подается на вход 33 блока 13,Разряды 101.1 - 101,3 гоуппы 37входов блока 4 предназначены для подачи сигналов соответственно 172,1172,3 с группы 37 выходов блока 13,разряды 102,1 - 102.4 группы 30 входов - для подачи соответственно вось.мого, девятого, первого и второгосинхроимпульсов с выходов 62 блока45 1 О, Вход 39 служит для подачч сигнала сброса с выхода блока 8 .Оцновибратор 98 предназначен для Формирования импульса, по которому при четвертом повторении искаженной микрокоманды в одном из разрядов 100,1 - 100.4 Формируется сигнал на переход к соответствующей диагностической микропрограмме, 10Разряды 99,1 и 99.2 группы 36 выходов блока 4 предназначены цля пода" чи сигналов соответственно сброса и третьего повторения микрокоманды в разряды 83.1 и 83,2 группы 36 входов блока 3. Разряд 99.1, кроме того, подается на вход 33 блока 13.Разряды 101.1 - 101,3 группы 37 входов блока 4 предназначены для подачи сигналов соответственно 172.1- 172,3 с группы 37 выходов блока 13, разряды 102,1 - 102,4 группы 30 входов - для подачи соответственно восьмого, девятого, первого и второго синхроимпульсов с выходов 62 блока 25 10, вход 39 - для подачи сигнала сброса с выхода блока 8.Разряды 103,1 - 103,3 группы 38 входов блока 4 предназначены для подачи сигналов с разрядов соответственно 80.1, 80.3 и 80.2 группы 38 выходов блока 3.Блок 5 микропрограммного управления (Фиг. 5) применяют для управления работой процессора соответствующего канала. В нем регистр 104 предназначен для хранения адреса очередной микрокоманды. Запись адреса в регистр происходит по первому синхроимпульсу, поступающему с выхода 62 40 блока 10 на вход 114.2 блока 5,при наличии разрешающего сигнала с входа 115.5. Группы входов П 1 и Р 2 регистра 104 предназначены для подачи на него соответственно модифицируемой и немодифицируемой части коца адреса очередной микрокоманды.Регистр 105 блока 5 предназначен для хранения кода операционной части очередной микрокоманды. Запись в этот регистр происходит при наличиисинхроимпульса на входе 115.7, поступающего с выхода 100,5 бпока 4 в момент появления первого синхроимпульса на выходе 62 блока 10.Бпок 106 памяти служит для хранения микропрограмм управления работой процессора соответствующего канала. Считывание из него разрешается сигналом с входа 115,6, формируемым на выходе 100.7 блока 4.формирователь 101 адреса (Фиг.13)предназначен для Формирования адресаочередной микрокоманды. Пина 108предназначена для подачи кода адресана блок 106 памяти и на блок 6 контроля,Разряды 109.1-109.3 группы 40 выходов блока 5 предназначены дпя поцачи на блок 13 (Фиг,12) сигналов соответственно 173.1 и 173.2 на установку и сброс триггера 162 маскированияпрерываний, а также сигнала 173,3 насброс триггеров 163 и 164 блока 13.С групп выходов 110,1 - 110.3 блока 106 памяти подаются коды немодифицируемых, модифицируемых разрядов адреса микрокоманды и коц проверяемыхлогических условий соответственно.Через группу 111 выходов блока 106выдается код операционной части микрокоманды.Группа 112 выходов формирователя107 адреса предназначена для подачина регистр 104 моцифицируемых разрядов кода адреса,Группа 113 выходов регистра 105предназначена для выдачи кода операционной части микрокоманды на объект управления через выхоц 4 1 (процесор) и в блок 6 через соответствующую группу разрядов выхода 42.Разряды 114.1 и 114.2 группы 30входов блока 5 предназначены для подачи соответственно второго и первого синхроимпульсов с выхоца 62 блока 10,Разряды 115. 1 - 115,4 группы 34входов предназначены для поцачи сигналов сбоя блока микропрограммногоуправления (с выхода 100, 1 блока 4),несовпацения кодов логических условий (с выхода 1.00.3 блока 4) и одновременного несовпадения данных и кодов логических условий при запретепрерывания (с выхода 100.4 блока 4),разряд 115,5 группы 34 входов - цляподачи сигнала, формируемого на выходе 100,6 блока 4 и разрешающегозапись в регистр 104, разряд 115.6группы 34 входов - для подачи сигнала, формируемого на выходе 100.7блока 4 и разрешающего считываниеиз блока 106, разряд 115.7 группы 34входов - цля подачи сигнала, формируемого на выхоце 100.5 блока 4 и10 15 20 25 35 45 50 55 30 40 предназначенного для разрешения записи в регистр 105.Блок 6 контроля (фиг. 6) предназначен для контроля на четность информации, поступающей из блока 5. Входящие в,него сумматоры 116 - 118 по модулю два предназначены для контроля на четность информации, поступающей через входы 119.1 - 119,3 соответственно из регистра 104, блока 106. памяти и регистра 105 блока 5 (фиг.5). При четности информации сумматор формирует нулевой. сигнал, а при нечетности - единичный сигнал, свидетельствующий об искажении информации, Выходы разрядов 120.1- 120.3 предназначены для выдачи сигнала ошибки в разряды соответственно 81.1 - 81.3 группы 31 входов блока 3 (Фиг. 3)Блок 7 останова (фиг. 7) предназначен для формирования сигналов сброса, останова и прерывания. Элемент И 12 1 блока 7 предназначен для формирования сигнала прерывания в своем канале при появлении на входе 5 1 блока 7 сигнала прерывания от соседнего канала и работает только при синхронной работе каналов.Элемент И 122 предназначен для формирования сигнала останова в процессе настройки при появлении сигналов,прерывания в своем или соседнем канале на входах 50 или 51 соответственно (фиг. 7).Элемент ИЛИ 123 предназначен для формирования сигнала прерывания на выходе 46 блока 7.Элементы ИЛИ 124 и 125 служат для формирования сигналов сброса на соответствующих выходах 47 и 48 блока 7.Блок 8 задания режима .(Фиг. 8)предназначен для управления режимами работы устройства, триггер 126 для задания синхронной работы каналов устройства (в единичном состоянии) с выхода 54, элемент НЕ 127 для формирования единичного потенциала.Генератор 128 предназначен для формирования импульсов опорной частоты на выходе 56 при наличии единичного сигнала на его управляющем входе, Элементы 129 и 130 коммутации используются для формирования сигнала настройки и сигнала включения генератора 128 соответственно, элементы 131 - 133 коммутации - для формирования сигналов установки триггера 126 в единичное состояние, сигнала сброса на выходе 39 и сигнала пуска распределителя тактовых импульсов на выхоце 55 соответственно.Блок 9 управления синхронизацией (Фиг.9) прецназначен для координации работы блоков своего канала, а также работы каналов межцу собой.Триггер 134 фиксирует сигнал о завершении Формирования одноименных микрокоманц в обоих каналах, триггер 135 Фиксирует синхронную (зависимую) работу каналов, триггер 136 предназначен для управления торможением работы распределителя 10, при котором последний зацикливается на выдаче десятого синхроимпульса.Триггеры 137 и 138 предназначены для формирования сигнала Формирования одноименных микрокоманц в обоих каналах устройства, триггер 139 для фиксации факта пуска своего канала в работу, триггер 140 - для фиксации факта завершения формирования микрокоманды в своем канале.Коммутатор 141 предназначен для формирования на выходе 57 блока 9 сигнала разрешения сравнения данных, сформированных процессорами обоих каналов в. результате выполнения одноименных;микрокоманд.Элемент И 142 служит для управления триггером 134. При появлении на выходе 35 сигнала повторения микрокоманды элемент по десятому синхроимпульсу с входа 148.1 устанавливает триггер 134 в "1".Элемент ЗАПРЕТ 143 предназначен для управления триггером 140, разрешая его установку в " 1" лишь при отсутствии на входе 35 сигнала повторения микрокоманцы в случае синхронной работы каналов.Элемент И 144 предназначен для формирования на выходе 58 блока 9 сигнала согласования, поступающего через группу 16.1 (16,2) выходов канала на вхоц 61 блока 9 противопо ложного канала и свидетельствующего о завершении процесса формирования микрокоманцы в своем канале.Элемент И 145 предназначен для формирования сигнала завершения Формирования одноименных микрокоманц в обоих каналах, элемент ИЛИ 146 - для формирования сигнала сброса тригге 16151605233и = ао 4 ч о, ЧэЧЪЧ1"г 1 з ( 6 э Ч 1 ЙОЙ 2 0 ф 63 02 Ч 3П= ,чц,где К,6 - логическое значение сигнала на входе 63.Дешифратор 151 преобразует коды состояний регистра 149 в синхроим 50 55 ра 136, элемент 147 задержки - цля 1;правления длительностью импульса на выходе элемента И 145.Разряды 148.1 и 148 .2 группы вхо 5 цов 62 предназначены для подачи соответственно десятого и девятого синхроимпульсов с выхода 62 блока 10. Распределитель 10 тактовых импульсов (фиг.10) предназначен для Формирова ния импульсов, синхронизирующих работу блоков канала в соответствии с временными диаграммами, изображенными на Фиг.14.Регистр 149 распределителя 10 (Фиг.10) предназначен для Фиксации кодов состояний Б 1-810 распределителя. Эти состояния соответствуют Формированию первого-цесятого синхроимпульсов. Код состояния Форми руется на группе П-входов регистра и записывается в него при поступлении синхроимпульса на С-вход. При подаче сигнала на вход 89 регистр устанавливается в состояние Б 9=0111= 25 = Ч 00 зЧ+Преобразователь 150 кодов пред.назначен для формирования сигналов возбуждений автомата, состоящего иэ регистра 149, преобразователя 150 и дешифратора 151. Для кодирования десяти используемых состояний автомата выбран код Грея, в котором первое состояние имеет код 0001, а десятое - 0101. При подаче сигнала на вход 63 распределителя 10 автоматзацикливается на выдаче цевятогодесятого тактовых импульсов.Если входы триггеров (разрядов) регистра 149 обозначить через Р, 40 , Р 2, Пэ и П , а состояния этих триггеров - через 01, 02, О э и 0и считать, что в первом состоянии 8 = =0001 триггеры имеют состояния: О - 0 = 0 -- О, 0 = 1, то функции 45 возбужцения, реализуемые преобразователем 150 можно описать следующимобразом:. пульсы на выхоцах разрядов группы 62выходов распределителя в соответст -вии с диаграммами (Фиг.14).Элемент И 152 предназначен дляФормирования сигнала торможения распределителя тактовых импульсов навыдаче десятого синхроимпульса, элемент ИЛИ-НЕ 153 - для управления записью кодов в регистр 149, группа 154выходов преобразователя 150 - для передачи сигналов возбуждения на входытриггеров регистра 149. С выходаразряда 155 цешифратора 151 подаетсядесятый синхроимпульс,Рходы 56, 60.и 39 предназначенысоответственно цля поцачи тактовыхимпульсов опорной частоты, сигналаторможения распределителя и сигналасброса, устанавливающего регистр 149в состояние 1001.Блок 11 пуска (Фиг, 11) предназначен для управления работой распределителя 10 тактовых импульсов иблока 9 управления синхронизацией.Триггер 156 предназначен для формирования на выходе 63 блока 11 сигнала зацикливания распрецелителя 10на выдаче девятого - десятого синхроимпульсов, триггер 157 - для фиксации сигнала пуска своего канала, поступающего с входа 59, элемент И 158 для формирования сигнала на установку триггера 156 в "1", элемент И 159для формирования сигнала на установ,ку триггера 150 в "0" девятому синхроимпульсу при наличии сигнала сброса на входе 47, элемент ИЛИ 160 синверсным входом, подключенным к входу 54, предназначен для управленияработой элемента И 158.Разряды. 161.1 и 161.2 группы 62входов блока 11 предназначены дляподачи соответственно девятого и десятого синхроимпульсов,Блок 12 сравнения условий имеетструктуру, аналогичную блоку 2 (фиг.2)и предназначен для сравнения кодовлогических условий, поступающих навходы 66 и 67 от процессоров своегои соседнего каналов соответственно.Блок 13 задания режима диагностики (Фиг. 12) предназначен для управления работой блоков 3, 4 и 7 на основе анализа условий несовпаденияданных или логических условий.Триггер 162 предназначен цля маскирования прерываний путем Формирования сигналов, разрешающих (в еди 781605233ничном состоянии триггера) или запрещающих (в нулевом состоянии) формирование сигнала прерывания на выходе 50, триггеры 163 и 164 - дляфиксации сигналов ошибкй соответственно в логических условиях и в данных, поступающих на входы 65 и 24,по спаду сигнала на их синхровходах.Дешифратор 165 служит для управления повторением микрокоманд присбое процессора на диагностическуюмикропрограмму, которая соответствует причинам сбоя. Выход "1" дешифратора управляет переходом на вторую диагностическую микропрограмму,выход "2" - на третью, выход "3"на четвертую,Элементы И 166 и 167 предназначены для формирования соответственносигнала прерывания и сигнала перехода на четвертую диагностическую микропрограмму при одновременной ошибкев данных и 6 логических условиях сучетом состояния триггера 162, 25Элемент ЗАПРЕТ 168 предназначендля управления синхровходами триггеров 163 и 1 Б 4, элемент ИЛИ 169для формирования сигнала сброса этихтриггеров. 30Разряды 171,1 - 171.3 группы 32выходов предназначены для подачисигналов в разряды соответственно84.1 - 84,3 группы 32 входов блока 3.Вход 33 блока предназначен дляподачи сигнала сброса с выхода элемента ИЛИ 96 блока 4 (фиг. 4)./Разряды 172.1 - 172.3 группы 37 выходов предназначены для подачи сигналов в разряды соответственно 100.1 - 100.3 группы 34 входов бло. - ка 4, разряды 173.1 - 173,3 группы 40 входов - для подачи соответствен но сигналов установки в " и в "0". триггера 162 и установки в "0" триггеров 163 и 164, Эти сигналы формируются на выходах 109.1 - 109.3 реги - стра 105 блока 5 (фиг.5) . Формирователь 107 адреса (Фиг. 13) пред - назначен для Формирования а,цреса очередной микрокоманды блока 5 (Фиг. 5).Триггеры 174 - 177 формирователя 107 фиксируют сигналы перехода со 55 ответственно на первую, вторую, третью и четвертую диагностические микропрограммы. Дешифратор 178 предназначен дляуправления режимами формирования адреса в соответствии с кодом логических условий, поступающим на группувходов 110.3 с соответствующих выходов блока 106 памяти,При возбуждении выхода "1" дешиф. -ратора адрес определяется кодом операции с вхоца 43. При возбуждениивыходов "2", "3", "4" или "5"соответствующий шифратор 179, 180,181 или 182 формирует адрес первой микрокоманды соответственнопервой, второй, третьей или четвертой диагностической микропрограммы,1Возбуждение выхода "6" предопределяет передачу модифицируемых разрядов адреса с входом 110.2 через ,блок 183 элементов И без изменений.При возбуждении -го разряда группы выходов .на соответствующем элементе 185.1 .(ь. Е 1,1, где 1 в чисро проверяемых условий) осуществляется проверка соответствующего логического условия с вхоцов 66.В режиме повторения микрокоманд после четвертого повторения по сигналу с соответствующего входа .115,1 115.4 соответствующий триггер 174177 устанавливается в "1" запираяФ сигналом с инверсного выхода через элемент 191 дешифратор 178 и возбуждая сигналом с прямого выхода соответствующий шифратор .179-182. Этот шифратор формирует, адрес первой микрокоманды соответствующей диагностической микропрограммы, который по очередному первому синхроимпульсу с входа 114.2 записывается в регистр 104 (фиг. 5). Далее по второму синхроимпульсу с входа 114. 1 срабатывает соответствующий элемент И 186- 189, устанавливая в "0" соответствующий триггер, ранее установленный в "1", При этом отпирается шифратор 179.Устройство работает следующим образом,Основным в работе устройства является синхронная или асинхронная работа его каналов в режимах: "А" пуска, "Б" - нормальной работы, "В"- повторения микрокоманд ("В 1" - при