Буферное устройство

Номер патента: 644009

Опубликовано: 25.01.1979

Автор: Пешков

МПК: H02H 7/20

Метки: защиты, параллельно, соединенных, транзисторов

...ключ 2. отпирающего напряжения, интегрирующую цепочку 3, защищаемый регулятор 4, состоящий из нескольких параллельно соединенных транзисторов, датчик 5 тока, нагрузку 6, реагирующий орган 7 защиты и коммутации, источник 8 запирающего напряжения, первый ключ 9 запирающего напряжения, элемент 10 задержки и второй ключ 11 запирающего напряжения,При подключении регулятора к питающей сети источник 8 через ключ 11 подключается к базовым цепям транзисторов регулятора 4. Орган 7 устанавливается в исходное состояние, при котором ключ 2 замкнут, а ключ 9 разомкнут, На интегрирующую цепочку 3 поступает отпирающее напряжение от источника 1. В цепи баз транзисторов регулятора 4 с выхода цепочки 3 поступает линейно изменяющееся отпирающее...

Номер патента: 547970

Опубликовано: 25.02.1977

Авторы: Копытов, Прокофьев, Сидоренко, Сирота, Таякин

МПК: H03K 17/60

Метки: выходное, мдп, транзисторах

...одного случая, аименно при лог,О", на входе вгэрогэ пэвР/ l35тэрителя, который при этом шуцгированвыходным сопрэгивлецием ицвергэра 8,При флог,1" на входе устройства конденсатор 4 и еыкэсть затворов гранзистэ 40ров 3 и 9 заряжены, конденсатор 7 и емкость затвэра транзистора 6 разряжены через выходное сопротивление инвергэра 8,гак как ца его выходе устанавливается"лог. Оф, В э врем я фазы Ф 2 транзистор 6закрыт, а грацзистэр 3 эткрыт. Импульсыф 2 не проходят на затвор трацзистэра 11парафазного каскада и трацзистор 11 эсгается закрытым,Транзистор 12 открывается и обеспечи-ваег разряд емкостей затворов транзисторов10 и 2, транзисторы 10 и 2 закрываются,За счет гогэ, что разряд конденсатора 4во время фазы ф 2 незначителен напряжение...

Номер патента: 591960

Опубликовано: 05.02.1978

Авторы: Копытов, Прокофьев, Сирота, Таякин

МПК: G11C 11/40, G11C 11/4063, G11C 7/00

Метки: выборки, запоминающих, мдп, транзисторах, устройств

...в зто время низкий уровеньнапряжения. После окончания действиятактового импульса на шине 41 и доначала действия тактового импульсана шине 42 переключаемый конденсатор 409 разряжается через транзистор 7. Вовремя действия тактового импульса нашине 42 тактовый импульс передаетсяна выход блока возбуждения 1 черезоткрытый транзистор 3, и на выходе 45блока возбуждения 5 остается низкийуровень напряжения,Если во время действия тактовогоимпульса на шине 41 тактовых импульсов на адресном вх де 37 устанавливаЯ)ется низкий уровень напряжения, конденсатор 4 разряжается. Во время действия тактовых импульсов на шине 42тактовых импульсов на выходе блокавозбуждения 1 остается низкий уровеньнапряжения, а на выход блока 5 черезоткрытыи транзистор 8...

Номер патента: 1370752

Опубликовано: 30.01.1988

Авторы: Кузьменко, Сидоренко, Солод

МПК: H03K 17/687, H03K 5/153

Метки: импульсных, мдп, постоянного, сигналов, транзисторах, уровней, формирования

...на вход 30 блока управления ключом логического "0". где инвертируется и поступает на вход 63 ключа логического "0". В зависимости от уровня входного сигнала шина выходного сигнала будет подключаться или к шине напряжения логической "1" (при высоком уровне входного сигнала), или к шине напряжения логического "0" (при низком уровне входного сигнала). Таким образом, на шине 17 будут формироваться сигналы высокого и низкого уровней, синфаэные с входным сигналом. С выхода 28 переключателя 3 фазы сигнал, синфазный входному поступает на вход 29 линии 2 задержки, где задерживается н поступает на вход 33 блока 1 усилителей задержанного сигнала, на выходах 34 и 37 которого формируются два противофаэных сигнала, задержанных относительно...

Номер патента: 1140245

Опубликовано: 15.02.1985

Авторы: Высочина, Копытов, Солод

МПК: H03K 19/08

Метки: выходных, запоминающих, моп-транзисторах, постоянных, сигналов, усилитель-формирователь, устройств

...триггер 1,первый выход 2 которого соединен с1входом первого инвертора 3, второй выход 4 - с входом второго инвертора 5, ключевой транзистор 6, включенный между истоками ключевых транзисторов триггера 1 и общей шиной устройства, а затвор ключевого транзистора соединен с шиной 7 тактового сигнала, выходной усилительный каскад 8, инверсную и прямую шины 9 и 10 ввода данных, третий инвертор 11,нагрузочный транзистор 12, первый и второй переключающие транзисторы 13 и 14, первый и второй парафазные усилительные каскады 15 и 16, причем первый вход первого парафазного усилительного каскада 15 соединен с входом первого инвертора 3, а второй вход - с выходом этого инвертора, первый вмод второго парафазного усилительного каскада соединен с...