Усилитель-формирователь выходных сигналов постоянных запоминающих устройств на моп-транзисторах

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19 4 (5) ИСАНИЕ ИЭОБРЕТ я: ТОР СКОМУ ТЕЛЬСТВУ и г 1 ИРОВАТЕЛЬ ВЫ. НЫХ ЗАПОМИ- -ТРАНЗИСТОпервый вывходом первыход с а, ключевой между точкой евых транзи иной го тра тактов го с ный скад, дан 1 ввод й с я м, йст и ивер ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 0 ТНРЫТИ(54)(57) УСИЛИТЕЛЬ-ФОРЬ ХОДНЫХ СИГНАЛОВ ПОСТОЯН НА 10 ЩИХ УСТРОЙСТВ НА МОП РАХ, содержащий триггер ход которого соединен с вого инвертора, второй входом второго инвертор транзистор, включенный соединения истоков ключ сторов триггера и общей ройства, затворключево стора соединен с шиной нала, выходной усилител прямую и инверсную шинь ных, отличающи что, с целью повышения ствия, в него введены т ЯО И 40245 А тор, нагрузочный транзистор, первыйи второй переключающие транзисторы,первый и второй парафазные усилитель"ные каскады, причем первый вход первого парафазного усилительного каскада соединен с входом первого инвертора, а второй вход - с выходомэтого инвертора, первый вход второ о парафазного усилительного каскада соединен с входом второго инвертора, а второй вход - с выходом этого инвертора, причем выходы первогои второго парафазных усилительныхкаскадов соединены соответственнос первым и вторым входами выходногоусилительного каскада, а нагрузочные фтранзисторы триггера соединены черезнагрузочный транзистор с шиной питания, первый выход триггера черезпервый переключающий трназистор соединен с инверсной шиной ввода данныха второй выход через второй переключающий транзистор - с прямойшиной ввода данных, при этом затворыпервого и второго переключающих транисторов соединены с выходом третье о инвертора, вход которого соедине шинойтактового сигнала.1 1140Изобретение относится к импульснойтехнике и может быть использовано,например, в качестве выходного усилителя постоянных запоминающих уст.ройств.5Известен формирователь выходныхсигналов, содержащий первый элементИ-НЕ, второй элемент И-НЕ, выход которого соединен с входом инвертора,выход которого соединен с входом вы Оходного каскада 1,Недостатками устройства являютсяограниченность функциональных возможностей и сложность изготовления,Наиболее близким к предлагаемому 15является усилитель-формирователь выходных сигналовпостоянных запоминаю-щих устройств на ИОП-транзисторах,содержащий триггер, первый выход которого соединен с входом первого ин- ровертора, второй выход - с входом второго инвертора, ключевой транзистор,включейный между точкой соединенияистоков ключевых транзисторов триггера и общей шиной устройства, а затвор 25ключевого транзистора соединен с шиной тактового сигнала, выходной усилительный каскад, прямую и инверснуюшины ввода данных 21 .Недостатком данного устройства яв-ЗОляется низкое быстродействие.Цель изобретения - повышение быстродействия,Поставленная цель достигается тем, что в усилитель-формирователь выходных сигналов постоянных запоминающих устройств на ИОП-транзисторах, содержащий триггер, первый выход которого соединен с входом первого инвертора, второй выход - с входом второго ин вертора, ключевой транзистор, включенный между точкой соединения истоков ключевых транзисторов триггера и общей шиной устройства, а затвор . ключевого транзистора соединен с 45 шиной тактового сигнала, выходной уси. лительный каскад, прямую и инверсную шины ввода данных, введены третий инвертор, нагрузочный транзистор, первый и второй переключающие тран зисторы, первый и второй парафазные ,усилительные каскады, причем первый вход первого парафазного усилительного каскада соединен с входом первого инвертора, а второй вход " с 55 выходом этого инвертора, первый вход второго парафазного усилительного каскада соединен с входом второго ин 245вертора, а второй вход - с выходом . этого инвертора, причем выходы первого и второго парафазных усилительных каскадов соединены соответственно с первым и вторым входами выходного усилительного каскада, а нагрузочные транзисторы триггера соединены через нагрузочный транзистор с шиной питания, первый выход триггера через первый переключающий транзистор соединен с инверсной шиной ввода данных, а второй выход через второй переключающий транзистор - с прямой шиной ввода данных, при этом затворы первого и второго переключающих транзисторов соединены с выходом третьего инвертора, вход которого соединен с шиной тактового сигнала.На фиг, 1 приведена принципиальная электрическая схема устройства; на фиг. 2 - эпюры, поясняющие .работу устройства.Устройство содержит триггер 1,первый выход 2 которого соединен с1входом первого инвертора 3, второй выход 4 - с входом второго инвертора 5, ключевой транзистор 6, включенный между истоками ключевых транзисторов триггера 1 и общей шиной устройства, а затвор ключевого транзистора соединен с шиной 7 тактового сигнала, выходной усилительный каскад 8, инверсную и прямую шины 9 и 10 ввода данных, третий инвертор 11,нагрузочный транзистор 12, первый и второй переключающие транзисторы 13 и 14, первый и второй парафазные усилительные каскады 15 и 16, причем первый вход первого парафазного усилительного каскада 15 соединен с входом первого инвертора 3, а второй вход - с выходом этого инвертора, первый вмод второго парафазного усилительного каскада соединен с входом второго инвертора 5, а второй вход - с выходом этого инвертора, причем выходы первого и второго пара.фазных усилительных каскадов соединены соответственно с первым и вторым входами выходного усилительного каскада, а нагрузочные транзисторы триггера соединены через нагрузочный транзистор 12 с шиной питания, первый выход триггера 1 через первый переключающий транзистор 13 соединен с инверсной шиной 9 ввода данных, а второй выход через второй переключающий транзистор - с прямой3 11402 шиной 10 ввода данных, при этом затворы первого и второго переключающих транзисторов 13 и 14 соединены с выходом третьего инвертора 11, вход которого соединен с шиной тактового сигнала.Устройство работает следующим образом.В исходном состоянии с выхода дифференциального каскада на вход уснли р теля-формирователя выходных сигналов ПЗУ на МОП-транзисторах (фиг, 1) поступают входные сигналы "Данное" (шина 9, фиг. 2 б) и "Данное" (шина 10, фиг, 2 а) в виде положительного потенциала. При этом на вход шины 7 тактового сигнала (фиг. 2 в) также . поступает положительный потенциал. При этом инвертор 11 открыт и на затворах переключающих транзисторов 2 О, 13 и 14 (фиг. 2 гд) устанавливается нулевой потенциал, транзисторы закрыты и входные сигналы "Данное" и "Данное" не поступают на вход усилителя,Ключевой транзистор 6 при этом от крыт и истоки ключевых транзисторов триггера 1 подсоединены к общей шине. Считывание информации с шин 9 "Данное" и 10 "Данное" на выходы 2 и 4 триггера 1 начинается с того момента, когда на шине 7 тактового сигна- ла устанавливается нулевой потенциал (момент времени 11 нафиг. 2). Допустим, на шине 9 сйгнал уменьшается, а на шине 10 - увеличивается.35 Транзистор 6 закрыт. Истоки ключевых транзисторов триггера 1 отсоединены от общеу шины. На обоих выходах 2 и 4 триггера 1 устанавливается положительный потенциал, кото-4 Орый устанавливается на выходах инверторов 3 и 5(фиг. 2 е, з) и на выходах парафазных каскадов 15 и 16 .(фиг. 2 ж,и) нулевой потенциал, На .выходе выходного каскада 8 сохраняется предыдущее состояние, При этомна выходе инвертора 11 устанавливается положительный потенциа который открывает переключающие транзисторы 13 и 14, и информация с шин"Данное" 9 и "Данное" 10 передаетсяна выходы триггера 1, На выходе 2 положительный потенциал уменьшается,а на выходе 4 - увеличивается. При 45 4поступлении следующего положительного тактового сигнала.с шины 7 (момент времени 1 на фиг. 2) транзистор 6 открывается, а на выходе инвертора 11 устанавливается нулевой потенциал, который закрывает переключащие тран-. зисторы 13 и 14, отсоединяя шины "Дан" ное" 9 и "Данное" 1 О от выходов 2 и 4 триггера 1, уменьшая тем самым паразитную емкость нагрузки триггера. Через открытый транзистор 6 истоки ключевых транзисторов триггера 1 подсоединяются к общей шине, что вызывает понижение положительного потенциала на выходе 2 до величины напряжения запирания инвертора 3 и парафазного каскада 15. На выйоде 4 триггера 1 при этом положительный потенциал увеличивается, вызывая еще большее отпирание инвертора 5 и парафазного каскада 16. На выходе (фиг.2 и) парафазного каскада 16 устанавливается .нулевой потенциал, а на выходе (фиг. 2 ж) парафазного каскада 15 - положительный потенци-ал, который вызывает отпирание выходного каскада 8 и на его выходе (фиг, 2 к) устанавливается нулевой потенциал. Работа схемы при изменении.полярности входного сигнала "Данное" и "Данное" ничем не отличается от предыдущего случая за исключением того, что при поступлении положительного тактового сигнала положительный потенциал устанавливается на выходе парафазного .каскада 16, а нулевой - на .выходе парафазного каскада 15 и на выходе усилителя-формирователя устанавлива-ется положительный потенциалПри размещении выходньх усилителей-формирователей ПЗУ на кристалле при современных его размерахЖ бх 6 мм паразитная емкость соединительных шин выхода дифференциального каскада и входа усилителя-формирователя составляет примерно б пф, в то время как собственная паразитная емкость выходов триггера выходного каскада составляет 0,16 пф. Таким образом, отключение соединительных шин в момент переключения триггера с помощью дополнительного инвертора позволяет уменьшить время переключения в 7 раз.едактор И, Петро аказ 272/44 тираж 872. ПодпВНИИПИ Государственного комитета СССРпо делам изобретений и открытий3035, Москва, Ж, Раушская наб., д. 4/5 ное Филиал ППП "Патент", г. Ужгород, ул. Проектная