Циклическое запоминающее устройство

, 5976 Союз Советских оциапистически еспубли 61) вид-ву лните ное к ав 069374/24 явлено 21.10,74 (21 1. Кл." С 11 С 21 соединением ваяв осурарственный иомите 23) Приоритет света Министров СССпл делам изобретений и открытий К 681.32публиковано 30,06,76. Бюл тень24 ата опубликования описания 09,07.76(54) ЦИКЛИЧЕСКОЕ ЗА Е УСТРОЙСТВ 1 нхроетс Изобретение относится к области вычислительной техники и может быть использовано в устройствах отображения информации на экране ЭЛТ и в автоматизированных системах управления производством.Известно запоминающее устройство 1, содержащее накопитель, выполненный на регистрах сдвига, счетчик адреса, элементы И, дешифратор, блок управления.Однако такое устройство не обеспечивает селективного управления временем хранения информации и имеет сложную схему.Наиболее близким из известных по технической сущности является циклическое запоминающее устройство 121, содержащее накопитель, первые входы которого соединены с блоком синхронизации, вторые входы - с входом устройства, выходы которого подключены к первым выходам накопителя, а вторые выходы накопителя - к входам дешифратора.Недостаток известного устройства - сложность схемы.Цель изобретения - упрощение устройства.Это достигается тем, что в устройство введен сумматор, одни входы которого соединены с входом устройства, другие входы сумматора - с входами дешифратора. Выход дешифратора подключен к третьим входам сумматора, выходы которого подсоединены к третьим входам накопителя. На чертеже представлена функциональная схема циклического запоминающего устройст ва. Она содержит накопитель 1, блок 2низации, дешифратор 3, сумматор 4. Принцип работы устройства заклюследующем. Принимаемая в произвольный промежуток времени информация записывается в накопитель 1. Одновременно в накопитель записывается код, определяющий время хранения информации, записанной в соответствующий каскад вакопителя. Дешифратор 3 фиксирует наличие кода в накопителе 1 и вырабатывает сигнал, поступающий на один пз входов сумматора 4 и разрешающий: в первом случае перепись информации, имеющейся в накопителе, во втором - изменение кода времени хранения на число един;щ, задаваемых извне через одни входы сумматора 4. По импульсу переписи, вырабатываемому блоком 2 синхронизации, информация, содержащаяся в накопителе 1, и новый код с выходов сумматора 4 записываются в первые ячейки накопителя. На выходе накопителя записанная информация появляется вновь через промежуток времени, определяемый числом ячеек накопителя и тактовой частотой,)1 Г 64 Ф о р м ул и изоб ретсния Составитель А. ВоронинТехред А, Камыпникоаа Корректор Т. Добровольская Рсдсктор И, Груаова чвк" 1556 19 Иад. Ле 1430 Тираж 723 Подписное ЦИИИПИ Госудьрственпого комитета Совета Министров СССР по делам паобретенпй и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 1.1 иркугиповаис ипфор)а,и 1 В, 1 Обой из 5 сск ив 0 итсля 1 про,0.жьстся до тех иор, пока в соответствующей ячейке накопителя не у таиовится нулевой код. Б этом случае деп 1 иф;)ят 01) 3 Выр;1 бятыВает сигнал зяпретя 5 ирку)яции ИИОо;)мации до след)ьоцего такта ие)сзяписи, по.тупииего с выхода блока 2 с.х)оиизации в пе)выс ячейки накопителя 1. В соответствующие ячейки накопителя также за и ЫВяется нулсВ )1 код 1 як как сп нял зя 10 прети циркуляции подается па одни входы сумматора 4 и запреп;яет изменение кода вре)сиь Хранения, постуиающ го на его входы с внхогсв накопителя. Таким образом, записанная и г)азлг ные мом пты времени информа ция циркулирует в ячейках накопителя в течение промс)куткя Врсмени, ОпределяеМОГО кодом времени хранения, запи;ыиаемым в соотзетствующие каскады ячеек накопителя, и шагом изменения кода, задаваемым извне че рез одни входь: сумматора 1. Изменяя шаг приращения кода времени храения, можно управлять Врсмснсм хояне 1 П 51 пи;1)ормяции, зап;санно в накопитель. Цик)ичсское запоминающее устройство, содержащее накопитель, первые входы которо:о сос писцы с блоком синхронизации, вторые Вхо;ы накопителя по;кльочеиы к Входу устРГ Тва, Я;ХО,Ы КОтОРОГ;) СОЕДИПСНЫ С ПЕОВЫМВ ,):,МИ И и КОИ ПЗЛЯ, В ОРЬС ВЫХОДЫ КО- то )ОГО 1;ГДК.гО ЕНЫ К ВХОДам ДЕЦфРЯТОРа, От) Пч я ющееся тем, что, с целпо упрощения устройства, оно содержит сумматор, одни входы которого подключены к входу устройства, другие входы сумматора соединены с входами дешфирятора, выход которого соединен с третьими входами сумматора, выхоы кОтО рого и:)дкл 10 Сны к т) Стьим Входя м н ", КОПИГЕЛЯ,Источники, принятые во внимание при экспертиз:1. Патент Великобритании М 1275310, кл. С) 4 С, опубликовано в 1971.Гтятсиг ф)Внц,Хо 205210 кл1 С 11/00, опубликовано в 1971,