Запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
и 4828 О 7 О 1 ИВАНКЕЙ ЗОЬРЕТЕ Н ИЯК АВТОРСКОМУ СВйДРТсЙЬСТВУ Сбюз СОаатсних Социалистических Республик(23) осударстееииый камитСовета Министров СССпо делам изпбретеиийи открьпий Пр тет -ю 30.08,75. Бюллетень32иковапия описания 12.04,76) Авторы изобретения В. А. Гайский и и 1) Заявите Морской ги РОЙ СТВ 4) ЗАПОМИНАЮЩЕ агаемом устания основбъединены в лам обмоток сов накопите- в группы идешифратоо в предл к считыв(ителя о к нача сердечни едцнены гм шипа(Для этог ы об мото сов нако соединен езервных торых объ с выходн йства представлена р)вания в соответстоением дешифратогруппы по 2, 4 и 8 х сердечников 3,выходы которых инам дешифратора моток 1 счит турным постр оединены в ния резервньв группы, с входным ш сче м,Изобретение относится к вычислительной технике,Известно запоминающее устройство, содержащее накопитель, основные и резервные ферритовые сердечники которого прошиты обмотками считывания, записи и гыходными, и дешифратор адреса.Однако известное устройство имеет большое количество резервных элементов, поскольку резерв в накопителе предусмотрен непосредственно для каждой числовой липейки, Это определяет высо;сую стоимость накопителя,Следует отметить, что запоминающее устройство на ферритовых сердечниках обладает достаточно высокой надежностью и во многих случаях нет пеобходимости в введении резерва для каждой числовой линейки.С целью упрощения предлагается запоминающее устройство, в котором и зависимости от надежности элементов памяти используется один резервный элемент памяти на несколько числовых линеек, или всего от 2"- до 2 "- резервных элементов памяти, где г. - количество разрядов регистра адреса. В соответствии с количеством чисел накопителя известные дешифраторы с линейным выбором числа строятся так, гго выходы дешифратора подкл(очены к обмоткам считывания, выходы которых объединены в группы по 4, 8,ический институт АН Украинской ССР 16, 32 и т, д.ройстве концных сердечнигруппы и подсчитывания рля, концы коподключеныра адреса.Схема устр10 теже,Выходы обвии со струкра 2 адреса спосле включе15 объединенныхподключеныадреса. На чертеже показаны варианты включе20 резерва 4 для емкости накопителя 5 начисла; включение резервных сердечников пле объединения четырех шин считываниявключение резервного сердечника после оединения восьми шин считывашся, 10 бмо25 записи и выходные на чертеже не указанВ соответствии с исходной надежностьюпоминающих элементов накопителя моябыть осуществлен один из вариантов вклюния резерва.30 Устройство работает следующим образоКорректор О, Тюрина по делам изобретений и открытий 13035, Москва, 7 К, 1 заушская наб., д. 4/5аказ 7936 Изд.1738 Тираж 648 Подписное ЦНИИПИ Государственного комитета Совета Министров СССРсиная городская типография Ток по обмоткам считывания перемагничивает селектирующие сердечники 6 выбранного числа и резервного сердечника 3. При отказе элемента памяти, код отказа поступает на регистр отказа, и информационное слово в соответствии с кодом отказа распределяется по исправным разрядам числа так же, как и в известном устройстве.При обращении к числовым линейкам, выходы шин считывания которых объединены, в случае наличия отказа информация пз резерва выводится в регистр памяти каждый раз при обращении к любому из этих объединенных чисел, необходимо предусмотреть регенерацию информации резервного сердечника. Таким образом, при достаточно высокой надежности накопителя может быть существенно сокращено количество резервных сердечников и тем самым снижена стоимость накопи.тсля запоминающего устройства,Предмет изобретенияЗапоминающее устройство, содержащее накопитель, основные н резервные ферритовые сердс шикпкоторого проц 1 иты обмотками считывания, обмотками записи, выходными 10 оомотками, дешифратор адреса, отличаощеес тем, что, с целью упрощения устройства, в нем концы обмоток считывания основных сердечников накопителя объединены в группы и подключены к началам обмоток считывания 15 резервных сердечников накопителя, концыкоторых объединены в группы и подключены к выходным шинам дешифратора адреса,
СмотретьЗаявка
1909983, 16.04.1973
МОРСКОЙ ГИДРОФИЗИЧЕСКИЙ ИНСТИТУТ АН УКРАИНСКОЙ ССР
ГАЙСКИЙ ВИТАЛИЙ АЛЕКСАНДРОВИЧ, ЛИТУЕВ ВЛАДИМИР ЯКОВЛЕВИЧ
МПК / Метки
МПК: G11C 11/02
Метки: запоминающее
Опубликовано: 30.08.1975
Код ссылки
<a href="https://patents.su/2-482807-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство</a>
Устройство для сопряжения процессора с группой блоков памяти
Номер патента: 1501071
Опубликовано: 15.08.1989
Авторы: Бабкин, Кабардин, Коробков, Шитиков
МПК: G06F 13/00
Метки: блоков, группой, памяти, процессора, сопряжения
...Далее устройство 1 снимает сигнал "Ответ", приемопередатчик 7 переключается в исходноесостояние, прекращается передача инФормации через буйер 3 данных, Процессор снимает сигнал 11 ОБМ" и на этомцикл обмена "Ввод заканчивается,В алгоритмах для циклов записи и чтения одного слова блоков б памяти (Фиг, 4 и 5) приняты обозначения:Х - константа или имя константы;ЯХ - константа есть абсолютныйадрес;(Х) - содержимое ячейки или реги. стра Х есть данные; Я(Х) - содержимое ячейки или регистра Х есть абсолютный адресК; - имя регистра с номером ,Для случая сопряжения устройства1 с восемью блоками 6, емкостью по64 К 16-разрядных слов каждый узлыимеют адреса:1760008-1760368 Буферы данных 3176040 . Триггер 131760428 . Регистр 14 управления блоками...
Устройство для формирования адресов регистровой памяти
Номер патента: 1128253
Опубликовано: 07.12.1984
МПК: G06F 9/36
Метки: адресов, памяти, регистровой, формирования
...ветственно с выходами двух адресныхрегистров и регистра общего назначения, входы которых соединены с выходами первого, второго и третьегоблоков элементов И, первые входы которых соединены с первым входом микрооперационных сигналов управления,З 5а вторые входы - с информационнымвходом устройства 23.Недостатком известного устройстваявляется реализация обращения к ограниченному количеству регистров общего назначенияЦелью изобретения является расширение функциональных возможностейустройства за счет реализации возможности выработки адресов произвольного количества регистров памяти,Поставленная цель достигаетсятем., что в устройство для формирования адресов регистровой памяти, содержащее два адресных регистра, регистр общего назначения,...
Устройство для считывания адреса
Номер патента: 270581
Опубликовано: 01.01.1970
Автор: Храмов
МПК: B65G 15/00
Метки: адреса, считывания
...25В корпусе 1 установлен вертикальный валик 2 с двумя горизонтальными флажками 8 и 4, повернутыми по отношению друг к другу под углом, соответствующим расстоянию между штырями носителя адреса и,нажимным ку лачком 5. Валик фиксируется в определенном положении пружиной 6. В корпусе размещены также конечньш выключатель 7, например типа ВКМ, трубчатый предохранитель 8 и клеммньш набор 9.Работает устройство следующим образом.Прп подходе конвейерных носителей к месту разгрузки, возле которого установлено устройство (приемника адреса), штыри носителей адреса поочередно взаимодействуют с горизонтально расположенными флажками. Один штырь зацепляется за флажок 8 (фиг, 2) и, поворачивая его, заставляет вертикальный валик 2 повернуться на угол,...
Устройство для отладки программ
Номер патента: 980096
Опубликовано: 07.12.1982
Авторы: Барсуков, Илюшин, Назаров
МПК: G06F 11/26
...адресных входов блока 1 памяти и с группой входов третьей группы5512 элементов И, группа выходов которойсоединена со второй группой входов второй группы 15 элементов ИЛИ. Группа выходов сумматора 5 через регистр 96, 84 адреса инструкции соединена с группой входов первой группы 7 элементов И, группа выходов которой соединена с первой группой входов первой группы 6 элементов ИЛИ, Первый 20 и второй 21 входы устройства подключены соответственно к входам первой группы 7 и второй группы 8 элементов И. Группа операционных выходов операционного регистра 3 соединена со второй группой входов схемы 11 сравнения, выход которой подключен к первому входу первого элемента. ИЛИ 14 и к входу элемента 16 задержки. Выход элемента 16 задержки подключен...
Многотактное микропрограммное устройство управления
Номер патента: 1094033
Опубликовано: 23.05.1984
Авторы: Ключко, Кузнецов, Николаев, Тимонькин, Ткаченко, Харченко
МПК: G06F 9/22
Метки: микропрограммное, многотактное
...устройства обусловленаб4 э мольшой сложностью и нерегулярность юоформирователя микроопераций,которыйсостоит из коммутатора, управляемого адресным полем регистра микрокоманд и схемами дешифрации, которые дешифрируют содержимое каждого из операционных полей операционной микрокоманды.Таким образом, известное устройство имеет низкую экономичность и низкую регулярность структуры, что снижает его надежность и затрудняет модификацию схемы. 10 20 Целью изобретения является сокращение объема оборудования устройства.Поставленная цель достигается тем, что многотактное микропрограм 15 мное устройство управления, содержащее группу дешифраторов, выходы которых являются выходами устройства, последовательно соединенные регистр адреса, первый дешифратор...
Предыдущий патент: Ферроакустическое запоминающее устройство
Следующий патент: Запоминающее устройство на магнитных картах
Случайный патент: Источник питания электрофильтра