Устройство для исправления ошибок при параллельном считывании двоичной информации

и 455352 ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республиксвидетельства 29217 61) Зависимое от ав 22) Заявлено 18.07.7 12468/18 2 51) Л.Кл. б 061; 5(0 присоединением заявк)1 осударственный комитеСовета Министров СССРоо делам изобретенийи открытии 32) Приоритет - 1 убликоваио 30.12,74. Бюллетень М 4ата опублнковагпя описания 04.05.75.(72) Авторы изобретения И. Дмитриев и А, В. Ивано 71) Заявтел сковский ордена Лецина энергетический ннстнт 54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕ РИ ПАРАЛЛЕЛЬНОМ СЧИТЬ 1 ВАНИИНФОРМАЦИИ ОШИБОК ОИЧНОЙ асполоет осу- скажеиУстройство для исправления ошибок ири иараллслыом считывации двоичной информации относится к области вычислительцой техники и может быть использовано в устройствах записи - восироизведеция двоичной информ- ци и.Известное устройство для исправления оишбок при параллельном считываии двоичной информации по авт. св. 292175 позволяет исправлять искажениые симВОлы, располоксг- иые на нескольких дорожках носителя, путем добавления коитрольиых символов ио сроке и диагонали.Однако при некоторых вариантах р кени 51 искажсииых симВОЛОВ ОПО мож ществлять ложные исправления неи иых символов.Цель изобретения - повышение эффективности коррекции ошибок.Это достигается тем, что в устройство введеиы схемы НЕ, входы которых подключены к выходам ячеек памяти, а выходы - к соответствующим входам схем И.На фнг. 1 представлена фуикциональиая схема предлагаемого устроиства для исправ.ления ошибок при параллельном считывании двоичной информа.Пи; на фиг. 2 - один из возмокных вариантов расположеиия псиск 1- кенных символов, приводящий к ошибочною тзмепеПпо иеСкажециых символов при коррскции в известном устройстве (жирпыми точ.ками указаны искаженные сиъВолы, а крести 1.ами - неискаженные, которые изменя 10 тся по результатам проверки па четцость по строкам и диагоналям).Устройство (фиг. 1) содержит счит.в 1 Опиголонки 1, усилители 2 воспроизведения, вход.ой регистр 3, входной буферпый регистр 4, схему 5 свертки по модулю два по строке, схему б свертки по модулю два по диагонал;1, схемы НЕ 7 и 8, схемы И 9 и 10, ячейки 11 памяти, сумматоры 12 по модуло два, выходиой буферный регистр 13.Выходы ячеек 11 памяти подключены к входам схем НЕ 8, выходы каждой из которых соедииены с входами схем И 10 данного раз.ряда и более старших разрядов.Устройство работает следуОщих образом.Сиги алы, воспринятые считывающими гоп ловками 1 с информационцых (1 - Л - 2) и до.иолцительиых (Л - 1, Л) дорожек носителя через усилители 2 воспроизведеция записыгаются во входной регистр д, С поступлением каждой новой строки сигналы шформациоп ных дорожек предыдущих строк переписыва 1 отся в ячейки входиого буферного регистра 4.Одновременно проводится контроль по модулю два сигнала вдоль строки (включая сигпал с дорожки по диагоиали) с помощью схемы д О и вдол 1;Пагоиал. благодаря схеме б. СипаГрузова Техред Г. Васильева Корректор Е, Каш акт ПодписноеСССР раж 624овета Министрткрытийаб., д, 45 Москва, К.35,каз 120 Изд.1967 Т ЦНИИПИ Государственного комитета С по делам изобретений и. тип. Костромского управления издательств, полиграфии и книжной торговли лы ошибки по строке в случае отсутствия игнала ошибки по диагонали через схемы НЕ 7 и И 9 переписываются из одной ячейки памяти в другую ячейку синхронно с передачей сипалов информационных дорожек во входном буферном регистре 4, в диагональ которого для исправления ошибок информационных дорожек включены сумматоры 12 по модулю два.Б случае обнаружения сигнала оптибки вдоль диагонали иа выходе схемы И 10, на входы которой поступают сигналы ошибки по строке, записанный в ячейке памяти, и сигналы со схем НЕ 8 при условии отсутствия сигналов ошибки в других ячейках памяти, возникает сигнал коррекции. Ои подается иа сх мматор по модулю два, где искаженный сигиал, храиягцийся во в:(одном буферном регистре 4, суммируется по модулю два с сигналом Оррекции и происходит его исираВление. ПО- скольку иредпОлагаетс 51 тОлькО Один Ошиока по строке, то сигнал ошибки далее по ячейкам памяти ие продвигается.Исправленный сигнал с выхода сумматора ио модулю два поступает в выходной буфсрый регистр 13, крайние ячейки которого образуют выходной регистр,Устроство для исправления ошибок ирипараллельном считывании двоичной информации по авт, св. 292175, отлича)ощееся тем, 15 что, с целью повышения эффективности коррекции ошибок, оно содержит схемы НЕ, входы которых подключены к выходам ячеек памяти, а ВыхОды - к соотВстству 101 ц) м Входам схсм И.