435585

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских Республик(61) Зависимое от авт, свидетельства 51) М. Кл. Н 031 с 3/2 1865763/26-9 2,01.73 (21) Заявлен инением зая с присоед 2) Приорит асударственныи комитетСовета МинистРов СССРео делам изобретенийи откРытий(5 81.326.3088.8) Опубликова етень2 07.74. Бю я 21.11,74 Дата опуб ни нький и Г. И. Берлинков ";.;У. 2) Авторы изобретения Андреев, Ю. В. 71) Заявител НА МДП ТРАНЗИСТОРАХ ельной ля поастоты. намическии элемент памяти триггера, транзисторы 8 - 10 элемент памяти другого плеча ки транзисторов 1 и 2 подклю источника питания. Стоки тр соединены с выходом 12, а сто 8 - 10 - с выходом 13. Истоки и 8 связаны с затворами тра соответственно и совходом 14 ры транзисторов 5 и 8 соедине ми транзисторов 6, 9 и 7, 10 затворы транзисторов 7 и 10 переключаемых транзисторов ственно, истоки последних - 15 источника питания,сто е 1 оуро тво- ика 1015 нно, ами твет Триггер работает следующим образом.Предположим, что в исходном состоянии триггера транзистор 3 закрыт и на выходе 12 схемы высокое по абсолютной величине напряжение. Если на входе 14 при этом также высокое по абсолютной величине напряжение, то емкость затвора транзистора 5 заряжается. В то же время транзистор 5 остается запертым в связи с тем, что напряжение на его затворе по абсолютной величине всегда меньше, чем на областях истока и стока, на величину порогового напряжения транзистора 6. Когда на вход 14 схемы поступает низкое по абсолютной величине напряжение, соответст(54) ТРИГГЕР СО СЧЕТНЫМ ВХ Изобретение относится к вычисл ехнике, может быть использовано троения схем счетчиков и делителей Известен триггер со счетным входом на МДП транзисторах, содержащий шину входных сигналов, два инвертора на переключательных и нагрузочных транзисторах и два динамических элемента памяти, каждый из которых выполнен на трех транзисторах, причем стоки первых и вторых транзисторов соединены с выходными шинами.Цель изобретения - упрощение устройства - достигается тем, что в каждом динамическом элементе памяти предлагаемого триггера истоки первого транзистора соединены с затвором второго и с шиной входных сигналов, затвор первого транзистора подключен к истокам второго и третьего транзисторов, затвор и сток третьего транзистора соединены соответственно с затвором переключательного транзистора соответствующего инвертора и с выходной шиной.На фиг. 1 представлена схема триггера со счетным входом; на фиг. 2 - эпюры напряжений на входе и выходах триггера.Нагрузочные транзисторы 1 и 2 и переключательные транзисторы 3 и 4 попарно образуют два инверторас перекрестной связью с выхода на вход. Транзисторы 5 - 7 образуютдир 1 435585 одного п- динамиче . Затворы и чены к шин анзисторовки транзист транзисторнзисторов 6 триггера. 3ны с источи соответств - с затво3 и 4 соос общей ш15 фиа 1 Составитель М, Дубровская Техред В. Рыбалова Корректор О. Тюрина Редактор Б, Федотов Заказ 3164/10 Изд.983 Тираж 811 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж-зб, Раушская наб., д. 4/бТипография, пр. Сапунова, 2 вующее нулевому сигналу, транзистор 6 запирается, а транзистор 5 отпирается, так как высокое напряжение на его затворе обеспечивается хранением заряда на емкости. В этой ситуации транзистор 5:шунтирует выход 12 триггера, создавая на нем нулевой потенциал, что приводит к запиранию инвертора на транзисторах 4 и 2 и к запоминанию триггером своего нового устойчивого состояния. Появление высокого по абсолютной величине потенциала на выходе 13 схемы и нулевого потенциала на выходе 12 приводит к отпиранию управляющего транзистораи к разряду емкости затвора транзистора 5. До прихода нового единичного перепада напряжения на входе состояние системы не изменяется, а затем весь процесс переброса триггера повторяется с той только разницей, что работает теперь правое плечо триггера. Трипгер со счетным входом на МДП транзисторах, содержащий шину входных сигналов, 5 два инвертора на переключательных и,напрузочных транзисторах и два динамических элемента памяти, .каждый из которых выполнен на трех транзисторах, причем стоки первых и вторых транзисторов соединены с,выходными 10 шинами, отличающийся том, что, с цельюупрощения схемы, в каждом динамическом элементе памяти исток первого транзистора соединен с затвором второго и с шиной входных сигналов, затвор первого транзистора 15 подключен к истокам второго и третьего транзисторов, затвор и сток третьего транзистора соединены соответственно с затвором переключательного транзистора соответствующего инвертора и с выходной шиной.