Преобразователь троичного кода 1, о, 1 в двоичный код

Номер патента: 1757098

Опубликовано: 23.08.1992

Авторы: Арутюнян, Мкртчян

МПК: H03K 23/48, H03K 23/56

Метки: коде, пересчетная, схема, фибоначчи

...в случае изменения состояния первого триг гера 1,последующей пересчетной схемы, В дальнейшем рабата общей схемы в прямом порядке пересчета аналогична описанному,Для работы общей схемы в режиме обратного порядка пересчета на первую шину 16 выбора режима работы прикладывается нулевой логический потенциал, а на вторую шину 23 выбора режима работы, на второй управляющий вход 25 первой пересчетной схемы, на второй 24 и третий 25 управляю. щие входы третьей пересчетной схемы - единичный логический потенциал, В исходном состоянии О-триггеры 1-3 пересчетных схем находятся в нулевых состояниях и на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22 и на втором управляющем выходе 26 третьей пересчетной схемы присутствует нулевой логический потенциал, На...

Номер патента: 1800612

Опубликовано: 07.03.1993

Автор: Арутюнян

МПК: H03K 23/00

Метки: коде, пересчетная, схема, фибоначчи

...10 всех модулей присутствуют нулевые логические потенциалы, а на выхода элементов 2 И-ИЛИ 18 - единичные логические потенциалы, так как на входах его второй структуры И присутствуют единичные логические потенциалы соответственно с второй шины 17 выбора режима, с инверсных выходов первого 1 и второго 2 триггеров и с выхода элемента И-НЕ 20, Единичные логические потенциалы присутствуют также на первом, третьем и четвертом входах третьего элемента И 6 соответственно с второй шины 17 выбора режима и с инверсных выходов первого 1 и второго 2 триггеров. Первый тактовый импульс проходит через элементы И 6, ИЛИ 9 5 10 15 20 25 30 35 40 45 50 55 и вход 8 переноса третьего и второго модулей и поступает на счетные входы триггеров 1 и 2 всех...

Номер патента: 920707

Опубликовано: 15.04.1982

Авторы: Блажчук, Вешняков, Луценко, Соломонов

МПК: G06F 7/50

Метки: разрядных, суммирования, чисел

...переносов (1=2 -1) первого суммирующегоблока и выход (-1)-го многовходового одноразрядного сумматора с сохранением переносов второго суммирующего блока являются двухрядным выходом 1-го разряда результата устройства, выходы переноса -многовходового одноразрядного сумматора с сохранением переносов и-го суммирующего блока являются многорядным выходом п+(.)-го разряда результата устройства.На фиг,1 показана блочная схема устройства для суммирования двадцатисеми п -разрядных двоичных чисел; на фиг.2 - структурная схема одного суммирующего блока,Устройство содержит суммирующие блоки 1, каждый из которых содержит одноразрядные сумматоры 2-5, образующие первый, второй, третий и четвертый многовходовые одноразрядные сумматоры с сохранением...

Номер патента: 955037

Опубликовано: 30.08.1982

Автор: Гуменюк

МПК: G06F 7/49

Метки: коде, сумматор

...коррекции перейоса соединенс соответствующими 3-ми (1 ( 3 ( М) координатными шинами каждый вход второй группы - с однойшиной. Выходыэлементов И матрицы коррекции переноса, соответствующие одинаковым позициям кодового слова результата,соединены входными диагональными шинами с соответствующими выходами матрицы 2 коррекции переноса. Матрица 3сложения представляет собой матрицумноговходовых элементов И.Количествовходов каждого элемента И равно 2 М .Входы элементов И соединены с определенными шинами кодов операндов согласно выбранному алфавиту. Шины кодов операндов соединены со входамиматрицы сложения, Каждый элемент Иимеет по два гальванически независимых выхода. Первые выходы элементов,соответствующих одинаковым переносамв следующий...

Номер патента: 1061135

Опубликовано: 15.12.1983

Авторы: Голотюк, Попов, Юшкетов

МПК: G06F 7/50

Метки: блок, матричного, переноса, сумматора

...с кон. цами шин считывания соответственно первого и второго в-разрядных регистров того же гп-ичного разряда, третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход - со входом поразряд. ного переноса а-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго т-ичных регистров следующего п-ичного разряда, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход - с входом инверсии поразрядного переноса т.нчного разряда блока, седьмой и восьмой входы узла коммутации соединены соответственно с третьим и четвертым выходами узла коммутации прудыдущего т-ичного разряда. пт-ичные разряды разбиты на группы, причем третий и...