Всесоюзная

Союз Советских Социалистических Республикависимое от авт. свидетельствааявлено ЗО,Ш.1970 ( 1420484/18-24) Н 084 с 23/О М аявкис присоединени ПриоритетОпубликовано 01.1111973. Бюллетень13 итет оо деламтений и открытийовете МинистровСССР зоб 621.374 Л 2 (088.8) икования описания 19 Х.1973 Дата о Авторизобретения. П. Касич ВСЕОФЮЗИАЯИЯВ-ЖВтЖЖЬИИЬЮТЕИА явитель ТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧАСТОТЫ ПОВТОРЕНИЯ ИМПУЛЬСОВ функции, Управа соединен со вхосо входом делигея частоты соединен ависимой перемен- , выход цифрового апрещения схемы Устройство относится к области кодирования и преобразования информации.Известно устройство для деления частоты повторения импульсов на коэффициенты деления, представленные неправильной двоичной дробью с точностью до заданного двоичного знака после запятой.Известное устройство содержит цифровой интегратор, вход независимой переменной которого соединен с источником делимой частоты. Масштабный множитель интегратора равен обратной величине заданного коэффициента деления и предварительно вычисляется, например, вычислительным устройством.Однако в таком устройстве предварительное вычисление масштабного множителя цифрового интегратора усложняет процесс деления частоты на коэффициенты деления, представленные двоичной дробью.Цель изобретения - упростить процесс деления частоты на коэффициенты деления, представленные . неправильной двоичной дробью с точностью до заданного двоичного знака после запятой.Эта цель достигается тем, что устройство содержит делитель частоты, схему запрета и цифровой интегратор, состоящий из регистра подынтегральной функциями и сумматора, параллельные входы ввода кода которого соединены с параллельными выходами выдачи кода регистра подыцтегральнои ляемый вход схемы запрет дом устройства, а выход - ля частоты. Выход делител5 со входом приращения не ной цифрового интегратора интегратора - со входом запрета. 10 Схема запрета состоит, например, из триггера с разделительными входами управления, линии задержки и потенциально импульсного вентиля, импульсный вход которого соединен со входом устройства, а выход - со входом 15 делителя частоты. Потенциальный вход вентиля соединен с выходом триггера, один из входов которого через линию задержки подключен ко входу устройства, а второй вход соединен с выходом цифрового интегратора.20 На чертеже представлена функциональнаясхема устройства.Устройство содержит схему запрета 1, состоящую из потенциально импульсного вентиля 2, линии задержки 3 и триггера 4, делитель 25 частоты б, цифровой интегратор б, состоящийиз сумматора 7 и регистра 8 подынтегральной функции.Коэффициент деления делителя частоты 5устанавливается равным целой части заданно го дробного коэффициента. В регистр 8 запи37270 О Предмет изобретения Составитель Д, Голубович Техред Л. Грачева Редактор Л. Утехина Корректор О. Тюрина Заказ 1356/7 Изд.289 Тираж 780 ПодписноеПНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж-З 5, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 сывается двоичный код дробной части заданного коэффициента деления.Частота повторения импульсов, подлежащаяделению, подается на вход устройства и далее через открытый потенциально импульсныйвентиль 2 схемы запрета 1 поступает на входделителя частоты б. Каждый импульс, поступающий с выхода делителя частоты на входприращения Лх независимой переменной цифрового интегратора б, управляет суммированием в сумматоре 7 содержимого регистра 8подынтегральной функции с остатком от предыдущего суммирования, находящегося в сумматоре. Импульс Лз приращения интегралаустанавливает триггер 4 в такое положение,прои котором потенциально импульсный вентиль закрывается. В исходное положение триггер возвращается импульсом, поступающим совхода устройства и задержанным линией задержки 3 на время, равное длительности импульса делимой частоты.Гредняя частота на выходе устройства равияется-ч"м .,.гсв. Р Ло+ц где- частота на входе устройства;У - заданный двоичный дробный коэффициент деления частоты;Р - двоичное число целой части числа й;1 - двоичное число, находящееся послезапятой числа М; д - число двоичных разрядов в дробнойчасти числа Л, отделяемых от целой части запятой.Коэффициент деления делителя частоты 5 5 устанавливается равным числу Р, а в регистре 8 подынтегральной функции записывается число 12 - ". При этом время суммирования чисел в сумматоре 7 не должно превышать длительности одного периода делимой частоты.10 Устройство для деления частоты повторения 15 импульсов, содержащее делитель частоты, отличающееся тем, что, с целью упрощения процесса деления частоты повторения импульсов на коэффициенты деления, представленные неправильной двоичной дробью с точностью до 20 заданного двоичного знака после запятой, оносодержит схему запрета и цифровой интегратор, состоящий из регистра подынтегральной функции и сумматора, параллельные входы ввода кода которого соединены с параллель ными выходами выдачи кода регистра подынтегральной функции; причем выход делителя частоты соединен со входом приращения независимой переменной цифрового интегратора, выход которого соединен со входом запре- ЗО щения схемы запрета, управляемый вход которой соединен со входом устройства, а выход - со входом делителя частоты.