Всесоюзная пат111110-1шяп

О П И С А Н И Е 364964ИЗОБВЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛВСТВУ Союз Советских Социалистических Республик.Ч. 1 л. 6 11 с 1910 Заявлено 04.Ч 1.1970 ( 1446850/26 присоединением заявкиПриоритетОпубликовано 28.Х 1Дата оп бликования Комитет по делам аобретений и открытий при Совете Министров СССР, И Заявитель РЕГИСТР СДВИГА 2 области цифровой искретной автомаИзобретение относитсявычислительной техникитики. ход которого входом второ вход - единич тационного тр 5 торым нулевым ного триггера, а второго комму.шего разряда. соединен со о коммутацио ым выходо ггера преды Известен регистр сдвига, выполненный на логических элементах И - НЕ (ИЛИ - НЕ), каждый разряд которого содержит три триггера с раздельным запуском - один памяти и два коммутационных, причем единичный выход первого коммутационного триггера соединен с единичным входом второго, нулевой - с единичным входом триггера памяти, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера памяти и со вторым нулевым входом первого коммутационного триггера, а первые нулевые входы коммутационных триггеров - со входом тактовых импульсов, нулевой выход триггера памяти соединен с единичным входом коммутационного триггера последующего разряда регистра. Однако эта схема может иметь логические состязания,В предлагаемом изобретении с целью устранения состязаний логических элементов единичный выход триггера памяти соединен с единичным входом первого коммутационного триггера, второй нулевой вход первого коммутационного триггера - с единичным выходом второго коммутационного триггера предыдущего разряда; между разрядами включен дополнительный логический элемент, выНа фиг. 1 приведена схема регистра сдвига;на фиг. 2 - его временные диаграммы,Разряд регистра сдвига, построенного налогических элементах 1 И - НЕ (ИЛИ -10 НЕ), содержит три триггера с раздельным запуском - триггер 2 памяти и два коммутационных триггера 3, 4. Единичный выход 5триггера 2 памяти соединен с единичным выходом б первого коммутационного триггера 3,15 единичный выход 7 которого соединен с единичным входом 8 другого коммутационноготриггера 4, а нулевой выход 9 - с единичнымвходом 10 триггера 2 памяти,Два нулевых входа 11, 12 первого коммута 20 ционного триггера 3 соединены попарно с ши ной 13 тактовых импульсов и единичным выходом 14 второго коммутационного триггера 4предыдущего разряда.Нулевой выход 15 второго коммутационного25 триггера 4 соединен с нулевым входом 1 бтриггера 2 памяти, а два пулевых входа 17,18 второго коммутационного триггера 4 соединены попарно с шиной 13 тактовых импульсов и с выходом 19 дополнительного логиче 30 ского элемента 20, вход 21 которого соединенаказ 321/15 Изд.110 Тираж 576 ПодписноНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова 3с единичным выходом 14 второго коммутационного триггера 4 предыдущего разряда.Для устранения состязаний логических схем основу разряда регистра составляет триггер, типа Т, в котором отсутствует блокирующая связь со второго коммутационного триггера на первый, причем управление направлением переключения последующего разряда производится сигналами с логического элемента 1,з и дополнительного логического элемента 20.Как видно из временных диаграмм (фиг. 2) переключение этих сигналов происходит в моменты пауз между тактовыми импульсами, т, е. когда никакой разряд переключаться не может. Регистр сдвига, выполненный на логических элементах И - НЕ (ИЛИ - НЕ), каждый разряд которого содержит три триггера с раздельным запуском - один памяти и два коммутационных, причем единичный выход первого коммутационного триггера соединен с единичным входом второго, нулевой - с еди ничным входом триггера памяти, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера памяти, а первые нулевые входы коммутационных триггеров - со входом тактовых импульсов, отлича;10 юи 1 ийся тем, что, с целью устранения состязания логических элементов, еДиничный выход триггера памяти соединен с единичным входом первого коммутационного триггера, второй нулевой вход первого коммутационно го триггера - с единичным выходом второгокоммутационного триггера предыдущего разряда, между разрядами включен дополнительный логический элемент, выход которого соединен со вторым нулевым входом второго 20 коммутационного триггера, а вход - с единичным выходом второго коммутационного триггера предыдущего разряда.