Сумматор частотно-импульсных сигналов

(19) а 1 60 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ныиономиче Р Нф 817709,(56) Авторское свкл. 6 06 Р 7/62,Авторское свилекл. 6 06 Р 7/62,етельство СС 80.льство СССР 81 (прототи М 0 982000) ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ .(71) Тернопольский финансовокий институт(54) (57) СУММА 1 ОР й ЧАСТОТНО - ИМПУЛЬСНЫХ СИГНАЛОВ, солержаший первую груп.пу элементов И, регистр режима работы,регистр коэффициента деления, выходнойделитель частоты, первый элемент ИЛИ и Мблоков привязки, кажлый из которых содержит элемент И, управляемый делитель частоты, регистр и ЙВ-триггер, вход установки в"1" которого соединен с соответствующиминформационным входом сумматора, прямойвыход 88-триггера соединен с первым вхо.лом элемента И, выходы регистра соответственно соединены с управляющими входамиуправляемого делителя частоты, выход которого соединен с входом установки в "0"ЙЗ-триггера, информационный вход управляе.мого делителя частоты соединен с выходомэлемента И, выходы элементов И первойгруппы соединены соответственно с входамиразрешения записи регистров соответствующихблоков привязки, выход последнего элементаИ первой группы соединен с вхолол 1 раэрешениг. записи регистра коэффициента деления,выходы которого соответственно соединеныс управляющими входали выходного делителячастоты информационный вход когорого соединен с выходом первого элемента 1 ЛИ, авыход является первым выходом сумматора,выходы элементов И блоков привязки сое.динены с входами первого элемента ИЛИ,выход которого является вторым выходомсумматора, вход синхронизации регистра режима работы является входом синхронизациисумматора, о т л и ч а ю ш и й с я тем,что, с целью упрощения сумматора в неговведены блок памяти, формирователи коротких импульсов, первый, второй и третийтриггеры, вторая группа элементов И, эле.мент 2 И-ИЛИ, элемент И,.второй элементИЛИ, блок формирования импульса сброса,выход которого соединен с входами установ.ки в "0" регистра режима работы и первоготриггера;, вход установки в "Г которогосоединен с выходом последнего формирователя коротких импульсов, инверсный выходпервого триггера соелинен с первыми входами элементов И первой группы, а прямой .его выход - с пернычи входами элементовИ второй группы, выходы которых соединены соответственно с вторыми входами элементов И блоков привязки,. вторые входы элементов И нервов и второй групп соединенысоответственно с выходами формирователейкоротких импульсов, входы формирователейкоротких импульсов, кроме последнего, сое.динены соответственно с выходами регистрарежима работы, входы всех формирователейкоротких импульсов соединены с адреснымивходами блока памяти, входы двух последнихформирователей коротких импульсов соединеныс входами второго элемента ИЛИ, первыйвход элемента 2 И-ИЛИ соединен с прялоямвыходом первого триггера, второй вход эле.мента 2 И-ИЛИ соединен с выходом второгоэлемента ИЛИ, третий вход элемента 2 И-ИЛИсоединен с инверсным выходом первого триг.гера, четвертый вход элемента 2 И ИЛИ соеди.нен с прямым выходом второго триггера,выход элемента 2 И-ИЛИ соединен с ннформа.156068пйонным входом регистра режима работы,выход первого разряда которого соединенс входом установки в "0" второго тригге.ра, а выход последнего разряда соединен с первым входом элемента И, второй вход ко.торого соединен с инверсным выходом первого триггера, а выход - с информационным входом третьего триггера, вход синхронизации которого соединен с входом синхрониза. ции сумматора, вход установки в "0" третьего триггера соединен с входом установкив "Й" регистра режима работы и с входомустановки в "1" второго триггера, выходтретьего триггера соединен с последним адресным входом блока памяти, выходы которогосоответственно соединены с установочными;входами регистра коэффициента деления и с установочными входами регистров блоков привязки.Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств обработкии передачи частотно. импульсных сигналов,Цель изобретения - упрощение устройства.На чертеже представлена функциональнаясхема сумматора И частотно. импульсных сигналов,Сумматор содержит информационныевходы 1 - 11 М, синхронизирующий вход 2,блок 3 формирования импульса сброса, блоки4 - 14-М привязки, первый элемент ИЛИ 5й. разрядный регистр 6 режима работы,0-триггер 7, группу элементов И 8 - 1, 8-й,группу элементов И 9 - 19-1 ч+1, формирователи 1 О - 110-8+1, коротких импульсов,второй элемент ИЛИ 11, элемент 2 И-ИЛИ 12,. 13 и 14, ВБ.триггер 15, ВЯ-триггер 16, эле-.мент И 17, блок 18 памяти, регистр 19 коэффициента деления, выходной делитель 20частоты, выходы 21 и 22 сумматора.Сумматор работает следующим образом.При включении напряжения питаниясигнал с блока 3 фоомирования импульсасброса устанавливает регистр 6 режима рабо-,ты и триггеры 7 и 15 в нулевое состояние,а триггер 16 - в единичное состояние, обеспечивающие установку сумматора в режим, 13 и 14 сигнал логической "1" (как суммасигналов с инверсного выхода триггера 15и с прямого выхода триггера 16) поступаетна информационный вход й.разрядного ре.гистра 6 режима работы. С приходом последующего за этим первого тактового импульсана выходе первого разряда Й-разрядного ре.гистра 6 режима работы установится единичный сигнал, который сбрасывает ВЯ-триггер16 в нулевое состояние. С появлением этогосигнала первый формирователь 10-1 короткихимпульсов формирует короткий импульс,блок 18 памяти осуществляет вывод кола15 20 25 режима работы первого канала. Сформированный формирователем О - 1 короткий импульс, пройдя через первый элемент И 9 - 1 группы осуществляет запись кода из блока 18 памяти в регистр первого блока 4 - 1 при(вязки. С приходом последующих чтактовых импульсов на тактовый вход й-разрядного регистра 6 режима работы аналогично происходит запйсь кодов режимов работы в регистры последующих блоков 4 - 2, 4-й привязки. С появлением единичного потенциала на пос. леднем 1 ч-м триггере регистра 6 режима ра.боты он подается через открытый единичным сигналом с инверсного входа управляющего триггера 15 элемент И 17 на информационный вход О-триггера 7 и записывается в этот триггер с приходом гюследующего за этим 1 й+1)-го тактового импульса, что обеспечива. ет вывод из блока 18 памяти кода режима работы выходного делителя 20 частоты, который записывается в регистр 19 коэффипиента деления импульсом с выхода формирователя 1 О-И+1, коротких импульсов через, открытый элемент И 9.Ю 1, Этот же импульс переключает управляющий триггер 15 в единичное состояние, заканчивая процесс настройки сумматора на требуемый режим,30 35 40 Таким образом, как и в устройстве-прототипе, регистр 6 режима работыв режиме .Ьнастроики обеспечивает автоматический вывод требуемых кодов иэ блока 18 памяти и их запись в соответствующие регистры 4 - 14-й привязки и в регистр 19 коэффициента деления.С окончанием процесса настройки суммато. тора на требуемый режим работы элементы И 9, 2 И.ИЛИ 13 и 17 закрываются нулевым сигналом с инверсного выхода управляющего триггера 15, и на первые входы элементов И 8, 2 И-ИЛИ поступает единичньй сигнал с прямого выхода этого триггера, обеспечивающий3 156068 4установку сумматора в режим "Работа". На 4-14-й привязки, к несовпалающим во врввход элемента ИЛИ 1 поступает нулевой сиг. мениимпульсам с частотой (1), подаваемымнал с й.го выхода регистра 6 режима работы на синхронизующие входы блоков 4-14-Й прии единичный. сигнал с выхода О-триггера 7, вязки. При этом должно соблюдаться условиепоэтому сумма единичных сигналов с прямого (се. - 1 (у 1 (2)ах. 1 1выхода управляющего триггера 5 и с выхода где 1,. - частота повторения входного сигВХ.1второго элемента ИЛИ 11 через элемент нала на 1-м входе,2 И.ИЛИ 12, 13 и 14 поступает на информа На выходах блоков привязки выделяютсяционный вход регистра 6 режима работы. С не совпадающие во времени пачки короткихприходом первого за этим моментом тактово. 10 импульсов, число которых может изменятьсяго импульса происходит запись логической в пределах от 1 до к, где к . - , мак.И 1пФагх вах1 в первыи разряд регистра 6 режима. рабо- симальный коэффициент деления делителяты, а О-триггер 7 устанавливается в нулевое частоты, входящих в состав блоков 4-14.Мсостояние, обеспечивая через элементы ИЛИ 11 привязки, причем пропорциональный коду,и 2 И-ИЛИ 12, 13 и 14 установку логического 15 записанному в регистры блоков 4-14-И"0" на информационном входе регистра 6 ре. привязки. Частота повторения пачек импульжима работы, С приходом последующих так. сов равна частотам входных сигналов ГЬх.товых импульсов происходит сдвиг записанной . Полученные не совпадающие во временив первый разряд регистра 6 режимов работы . пачки коротких импульсов просуммируются, логической "1" вплоть до ее появления на элементом ИЛИ 5, что обеспечивает получе.й-триггере. регистра 6 режимов работы, что ние неравномерной последовательности имвыэывает появление этого же сигнала на его пульсов на выходе 21, средняя частота кото.информационном входе через элементы ИЛИ 11 рых равнаи 2 И-ИЛИ 12, 3 и 4. В дальнейшем процессФ = с Ф + с У + +с Ф (3)ср 1 1 г г " ц иповторяется, причем с каждым тактовым им 25 где с,с - коэффициенты деления соотпульсом логическая "1" возникает на одном иэветствующих делителей часй-триггеров регистра 6 режима работы, т.е. тоты блоков 4-1 4-М при.он работает как М.разрядный регистр сдвигавязки;логической "1", Формирователи 10 - 1О-И+1- частоты входных сигналов,коротких импульсов выделяют короткий импульс из каждого положительного перепада и 30 Равномерные импульсы на выходе 22 полу(так как регистр 6 режима работы работает,чают с частотойкак кольцевой регистр сдвига логической "1") . Х 1"+ююих выходные импульсы не совпадают во времениса часть этих импульсов определяется выражени.ем 35, где И - коэффициент деления выхолногоделителя частоты.где Ф. - частота повторения импульсов навыходе .го формирователя корот- Таким образом, предлагаемый сумматорких импудьсов 1= - й; выполняет. функции устройства - прототипа,Ф - частота повторения тактовых сигна - так как производит автоматическую настройку40лов; требуемого режима работы при включениий - число разрядов регистра 6 режима напряжения питания в режиме "Настройка" иработы или суммируемых сигналов, подачу не совпадающих во времени послелоИз этого следует, что в режиме "Работа" вательностей коротких импульсов на синхрорегистр 6 режима работы обеспечивает подачу 45 низирующие входы блоков привязки в ре-на синхронизируюшие входы блоков 4-14-ч жиме "Работа"(1)т что обеспечивает выполнепривязки не совпадающих во времени корот- ние функций пропорционального и непроких импульсов с одинаковыми частотами(1), порционального суммирования частот вхолныхт.е, выполняет функции многофазного генсра- импульсов последовательностей в соответст.тора коротких импульсов, имеющегося в иэ вии с выражениями (3) и (4), При этом алговестном устройстве, выбранном в качестве ритм управления предлагаемого сумматорапрототипа. упрощен, так как для его управления требуетСуммирование й частот осуществляется как ся лишь один сигнал - тактовый, подаваемыйи в устройстве - прототипе путем привязки на вход 2. Кроме того, предлагаемое устройимпульсов каждой из входных последователь. - ство проще устройства - прототипа, так как55ностей, поступающих с входов 1 - 11-М сум. для его реализации требуется лишь олин рематора на информационные входы блоков гистр сдвига.1)56068 Составитель В. Гусев Техред Л.Мартяшова Келемеш дакто Заказ 3147/ сно"Патент Ужгород, ул. Проектная Тираж 710 ВНИИПИ Государственного по делам изобретений и о 13035, Москва, Ж, Раушкомитета СС ткрытий кая наб., д. Корректор М, Максимишин