Кодирующее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОПИСАНИЕ 34 Ю 28ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Со 4 иалистичеоких Республикавис тельстваот авт. с М Кл, 6 06 5/02 пге 1603367/18 влено 11,Х 11,1970 кис присоединением заПриоритет -Опубликовано 05,И. Когеитет по дела зобретений и открытпри Совете МинистреСССР 2, Бюллетень18 ДК 681.327.66(088.8 ата опубликования описания 28 Л 1.19 1 втор)зобретепия ествепскии аявите РУЯ 1 ЦЕЕ УСТРОЙСТ о)сит ся л о,ко)в )мгиру(и, д) ступаТак кащих)ся в ст)ву ющи 20 ло)вине итогональ Изоорете)ние отнк оотельной тех)ники,Из)вестны,кодирующие устрой)ства для преобразо)вания нормальных двоич)ных кодо)в дли)ной К разрядов )в избыточпые (и, гс) коды (и - дли)на кода, к - )степень деевой)ки в количестве слов, 6=2 в этом коде), использующие оборки из и/г )бло)ко)в по)стоянпгой памяти, в каждом из которых хранятся коды длиной г разряда)в, где п)ри однов)ременной в)ыдаче кодо)в из в)сех и)г бланков по одному общему для всех блока)в адресу образуется избыточный код дли)ной и разряда)в, причемвыдача прямых или и)н)вер)очных значений кодовых комбинаций из каждого блока о)существляется)спомощью логичесооих элехгетнтов в соответст)вии с матрицей порядка.Предлагаемое устрой)ство отличается от из)ве)стных тем, что, с,целью упрогцения, оно до)полнительно содержит прео)ор азоватсль общего кода адреса )в авто)номные коды адресов, соединении)ный че)рез дешифраторы адреса)в с бло)ками постоя)ниобий памяти.На чертеже предста)влета бланк-;схезта кодирующего устройства, Она содержит блоки памяти 1 ь 1 з 1 р, де)шифраторы адре)сов 2), 22 2 рпреобразователя общего кода адреса и автономные коды адресов 8 и логические элементы выдачи прямых и ин)верс)ных кодов елов 4 ь 4 е, 4 р. При подаче д разряда)в входного кода напреоб)раз)ователь . по)след)ний фо)рмируе 1 т набор из р адресавкаждый из которых поступает на соответствующую систему 2 г ад ресной выборки. Причем любая пара наборовиз о)бщего возможного каличест)ва набора)в (2 ч) имеет определен)ное количест)во (г) совпадаю)щих адреса)в при сравнениями их по пра)вилу - адре)с г-,го блока пер)ваго набора с 0 ад)реса)м г-го блока вто)рого.)В результате выдач)и слоев пз)всех р бпамяти, каждого по своему адресу, фар ются г - р разрядов прамежуточ)ногокода, а остальные р 1 одзиг разрядов по 5 ют ст преобразователя адресов.)к кодовое расстояние слов, хра)някаждом бло)ке, вместе,с их соответми кодами адресав ра)в)но точпо пах общей дли)ны с)вой)ст)во ст)рок ор)ных матриц), то кодовое расстоявиез= -- гр - г) = л( ).25 Промежуточный (и, д) код поступает налоги)чески)е системы 4 г, которые, при пода че на них остальных 1 оозр разрядоз входно го,кода, упра)вляют выдачей прямсых и ип)вер)2сных знач)ений отрезков длиной - (гг, к) 30 Р341028 а= - а(). Составитель В. МихеевТехред Т. Ускова Корректор О Тгорина Гончар ак аказ 2200/01 НИИПИ К,ом Изд. М 810 Тираж 448 Подписносделам изобретений и открытий при Совете Министров СССРмосква, Ж, Раушская наб д. 4/5 пография, пр. Сапунова кода в соответствии с ортогональной матри. цей порядка р.Так как при появлонии в составе выходнол го кода инвероных комбинаций отрезков - ,Р аоступающих,от каждого блока, возможны случаи, когда прицра 1 внении лю 1 бой пары елов выходного (и, к) кода все отрезки, выданные по совпавшим г адресам будут взаимно инверсны при атам их кодовое р асстоявие равно - 1, то кодовое расстояние для данного ерайнего случаяТаким образом, пределы изменения кодового расстояния выходного (и, к) кода будут общее,количество слоев кода равно ст - Я 202 Р Я(ч+ок р) Предмет изобретения 10 Кодирующее устройство, содержащее блоки постояиной памяти, входы которых связаны, с дешифраторами адресов, а выходы с логичесиими злементами выдачи п 1 рямых и анвероных иодовых слов, отличающдеся тем, 15 что, с целью упрощения устройства, оно дополн 1 ительно содержит преобразователь общего кода адреса в а 1 втономные коды адресов, соединенный через дешифраторы адресов с блоками постоянной памяти.
СмотретьЗаявка
1603367
Л. Рождсстве ский, ПАТЕНТ библиотека
МПК / Метки
МПК: H03M 7/04
Метки: кодирующее
Опубликовано: 01.01.1972
Код ссылки
<a href="https://patents.su/2-341028-kodiruyushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Кодирующее устройство</a>
Устройство формирования адресов для контроля блоков памяти
Номер патента: 665330
Опубликовано: 30.05.1979
Авторы: Андреев, Иванов, Коржев, Пресняков
МПК: G11C 29/00
Метки: адресов, блоков, памяти, формирования
...регистров-счетчиков в регистры адреса.Цель изобретения - повышение быстродействия устройства,Указанная цель достигается тем, что устройство содержит счетчик сравнения адресов, вход которого соединен с четвертым выходом блока программного управления, а выход - с третьим входом блока программного управления, второй и третий входы коммутатора соответственно подключены к вторым выходам счетчика текущего адреса и счетчика адреса теста проверки,аказ 1033/18 Изд.34 Тираж б 80 Подписное1 ПО Поиск Государственного комитета СССР по делам изобретений и открыгий 113035, Москва, Ж, Раушская наб., д, 4/5 пографня, пр. Сапунова, 2 На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит счетчик 1 текущего адреса проверки...
Устройство формирования адресов для контроля блоков памяти
Номер патента: 1249587
Опубликовано: 07.08.1986
Авторы: Боголюбова, Веккер, Нейман, Плешев
МПК: G11C 29/00
Метки: адресов, блоков, памяти, формирования
...код первого адреса подмассиваМ для записи по нему информации, инверсной исходной. Далее блок 1 управления устанавливает на выходе 15сигнал "Считывание", а на управляющем входе коммутатора 4 - сигнал,разрешающий передачу на выходы 5 кода адреса, формируемого на выходахэлементов И группы 10.Далее устройство выполняет первый цикл Формирования адресных переходов, в котором осуществляются пере.ходы от каждого адреса подмассива к,первому адресу подмассива М, Дляэтого в каждом периоде обращения кблоку памяти блок 1 управления меняет уровень сигнала на управляющемвходе коммутатора 4, в соответствиис чем на выходы 5 через коммутатор 4поочередно поступают коды адресовподмассивов М и Б. По спаду сигналаблока управления, поступающегонасчетный...
Устройство для формирования адреса памяти
Номер патента: 1716525
Опубликовано: 28.02.1992
Авторы: Байков, Кислинский, Коробко, Фомичева
МПК: G06F 12/04
Метки: адреса, памяти, формирования
...управляющими входами коммутаторов 4 и 5, второй и третий входы режима адресации 18 устройства соединены с входами установки в "1" и "0" триггера 9 соответственно. Инверсный выход триггера 9 соединен с первым входом элемента ИЛИ-НЕ 10, второй вход которого соединен с выходом переноса старшего из сумматоров 3 (Ь), выход элемента ИЛИ-НЕ 10 соединен с вторыми управляющими входами коммутаторов 4, Выход регистра 7 модификации соединен с входами дешифратора 8, выходы которого соединены с еторыми входами сумматоров 3,Дополнительно устройство (фиг. 2) содержит второй триггер 19, второй элемент , ИЛИ-НЕ 20, элемент И 21, регистр 22 формата элементов массиве (РФ) и коммутатор 23 переносов (КП). Информационные входы . 11 устройства соединены с...
Устройство формирования адреса памяти
Номер патента: 1827674
Опубликовано: 15.07.1993
Авторы: Байков, Кислинский, Коробко
МПК: G06F 12/04
Метки: адреса, памяти, формирования
...установленному на выходах 13 устройства, и одновременно на один такт по второму входу изгруппы управляющих входов 15 на управляющий вход регистра 2 поступает сигнал разрешения приема. По ближайшему синхроимпульсу очередной адрес принимается в регистр 2, с выходов которого поступает на выходы 13 устройства и на входы сумматоров 3, 4 для очередной модификации. При обслуживании очередного запроса абонента процесс повторяется, Дешифраторц 6, 9 и коммутатор 11 заблокированы выходным сигналом триггера 7 и не участвуют в работе.Если триггер 7 установлен в единицу, то на второй вход младшего разряда сумматора поступает сигнал, соответствующий уровню логического нуля. Однако разблокируются дешифраторы б, 9 и коммутатор 11. Вследствие этого...
Устройство определения конца блока циклического кода
Номер патента: 1401631
Опубликовано: 07.06.1988
Автор: Слепаков
МПК: H04L 7/04
Метки: блока, кода, конца, циклического
...сдвигающий регистр 3 принятого разряда и деление (за счет обратных связей) на образующий многочлен. В этом же такте в приемном регистре 1 производится сдвиг, стирание первого слева разряда и вычитание из сдвигаюшего регистра 3 (за счет связей с выходом приемного регистра ) остатка от деления стираемого разряда, имеющего в двоичном коде значе ние О или 1, на образующий многочлен.Таким образом, в сдвигаюшем регистре 3 получается остаток от деления нового содержимого приемного регистрана образующий многочлен.На выходе инвертора 7 сигнал появля ется только при нулевом синдроме, т,е. при нулевом содержимом всех ячеек 4 памяти сдвигающего регистра 3. В противном случае сигнал присутствует на выходе элемента ИЛИ 6.Поступление очередного разряда...
Предыдущий патент: Устройство для управления электролюминесцент-
Следующий патент: 341029
Случайный патент: Экран для защиты фундаментов зданий, сооружений ot воздействия колебаний