Однотактный регистр сдвига

ОПИСАН ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 255655 Сева Соеетоких Социалистических РеспубликКомитет оо делам изобретений и открытий ори Сосете Министров СССРАвторыизобретения В. Л. Либерман, В. Е. Кондрашов, Ю. В. Черних евченко Заявител аучно-исследовательский и опытно-конструкторскии институ автоматизации черной металлургииОТАКТНЫИ РЕГИСТР СДВИГА Изобретение относится к области феррит- транзисторной автоматики и предназначено для индикации состояний разрядов регистра в интервалах времени между тактовыми импульсами. 5Известен регистр сдвига на транзисторных ячейках, позволяющий осуществлять индикацию состояния одного разряда регистра в интервале времени между тактовыми импульсами. 10Предложенный регистр отличается тем, что прямой и инверсный (через элемент НЕ ) выходы предыдущей ячейки долговременной памяти соединены со входами элементаИ., выход которого соединен со входом запрет 15 последующей ячейки долговременной памяти.Это позволяет осуществлять индикацию состояний одновременно всех разрядов регистра в интервале времени между тактовыми импульсами, например при адресовании 20 транспортных объектов.Схема регистра изображена на чертеже.Он содержит ячейки 1 долговременной памяти на магнитных элементах ИЛИ и ЗАПРЕТ, элементы НЕ 2, элементы И 3, 25 задатчики адреса 4, генератор 5 тактовых импульсов, генератор б единичного импульса.Регистр работает следующим образом.В исходном состоянии, перед моментом записи информации, ячейки 1 долговременной 30 памяти подачей на,вход ИЛИ сигнала от генератора б единичного импульса устанавливаются в определенное состояние, а именно; на прямых выходах ячеек записана 1, а на инверсных - О. Наличие напряжения на инверсных выходах ячеек долговременной памяти является показателем записанной в каждой ячейке информации 1, а его отсутствие - информации О. Таким образом, исходное состояние регистра соответствует записанной в нем информации О, При подаче тактового импульса от генератора 5 на входы ИЛИ ячеек долговременной памяти при записанной в них информации О состояние этих ячеек подтверждается. Запись информации 1 в любую ячейку долговременной памяти производится путем подачи сигнала от задатчика адреса 4 на вход запрет ячейки. При этом спустя период Т питающего напряжения на инверсном выходе будет записана информация 1".Рассмотрим, например, перенос информации 1 из предыдущего разряда регистра в последующий, если в нем записана информация О. На входы ИЛИ предыдущей и последующей ячеек долговременной памятиТ подается тактовый импульс. Через время -2предыду- Налнчие сигнал появится на прямом выходе щей ячейки долговременной памяти.аказ 504/8 Тираж 480 Подписное НИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва К, Раушская иаб., д. 4:5ипография, пр, Сапунова, 2 единиц на прямом и инверсном выходах предыдущей ячейки вызывает срабатывание элемента И 3, выходной сигнал которого появится на входе запрет последующей ячейки через время Т от момента подачи тактового импульса. К этому времени тактовыйимпульс длительностью Т исчезает. Тактовый импульс, поданный на последующий разряд регистра, подтверждает записанную в нем информацию О. Поданный на вход запрет последующей ячейки сигнал от элемента И вызовет перезапись информации О на 1, т, е. на инверсном выходе ячейки памяти появится сигнал 1, Спустя 1,5 Т на инверсном выходе предыдущей ячейки долговременной памяти появится сигнал О, и через время 2 Т элемент И отключится. Следовательно, через время 2 Т информация 1, записанная в предыдущей ячейке, перепишется в последующую. Таким образом, предлагаемое устройствоосуществляет перенос информации ст звена к звену, и о состоянии разрядов регистра в интервале времени между тактовыми импульса ми можно судить по инверсным выходамячеек долговременной памяти. 10 Однотактный регистр сдвига, содержащийячейки долговременной памяти на магнитных элементах, элементы НЕ и И, отличаюи 1 ийся тем, что, с целью осуществления индикации состояний одновременно всех разрядов 15 регистра, прямой и инверсный (через элементНЕ) выходы предыдущей ячейки долговременной памяти соединены со входами элемента И, выход которого соединен со входом запрет последующей ячейки долговремен ной памяти.