Элемент вычислительной среды с переменной структурой настройки

й";" :,а. - .,СПИ АНИЕ ИЗОБРЕТЕНИЯ 255654 Союз Советскик Социалистическик РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельстваЗаявлено 17.Ч 1,1968 ( 1248266/18-24) Кл. 42 тз, 7/00 явки М присоединение Приоритет Комитет по делам изобретений и.открыт при Совете Министро СССРУДК 681.325,65 (088,8 69. Бюллетень33 описания 19,111.1970 публиковано та опубликовани Авторы зобретения А. И. Мишин и В. Г, Хрущев Сибирское отделение института математики АН СССРЗаявитель ЛЕМЕНТ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ С ПЕРЕМЕННОЙ СТРУКТУРОЙ НАСТРОЙКИИзобретение предназначено для использования в вычислительной технике.Известны элементы вычислительной среды с переменной структурой настройки. Таким элементам свойственны большие затраты обо рудования, необходимого для построения схемы управления настройкой элемента, и большое, по сравнению с координатной системой настройки, время настройки одного элемента вычислительной среды. Это происходит гслед ствие того, что как информация, служащая для образования путей настройки, так и настроечная информация передаются на элемент вычислительной среды последовательным способом через соседние элементы. 15Целью изобретения является упрощение конструкции элемента и повышение быстродействия системы его настройки.Сущность изобретения заключается в том, что в вычислительной среде, построенной на 20 базе предлагаемого элемента, каждый элемент получает от соседних элементов только сигнал, разрешающий прием информации в память настройки и в схему выбора направления, а информация настройки и информа ция о направлении передачи сигнала на соседние элементы подводится непосредственно к входным полюсам каждого элемента, причем после записи настроечной информации в ттамять настройки осуществляется выбор на правления передачи сигнала на соседнии элемент.Это позволяет упростить элемент вследствие того, что при таком способе настройки не нужно хранить в настроечном поле информацшо о всей выбранной цепочке настраивае. мых элементов, Кроме того, уменьшается время, необходимое для настройки одного элемента вычислительной среды, так как в предлагаемом элементе информация подается на входы параллельным способом.На фиг. 1 приведена блок-схема элемента; на фиг. 2 - один из вариантов построения функциональной схемы элемента.На фиг. 1 использованы следующие обозначения: ТА - триггер активности; Ит - И, - схемы, реализующие логическую операцию конъюнкция; ИЛИ, - ИЛИ, - схемы, реализующие логическую операцию дизыонкция; ЛЗ - линия задержки; П, - П 4 - выходные логические полюсы, с которых снимается информация на входные логические полюсы соседних элементов вычислительной среды; П, - П, - входные логические полюсы, предназначенные для приема информации с выходных логических полюсов соседних элементов вычислительной среды; По - входной полюс для установки в нуль запоминающих ячеек устройства хранения настроечной информации (подсоедиен к выходу первогоисточника управляющих сигналов), независимо от состояния триггера активности; П 0 - входной полюс, предназначенный для установки в нуль запоминающих ячеек устройства хранения настроечной информации при условии, что триггер активности находится в состоянии единица (подсоединен к выходу второго источника управляющих сигналов); П - входной полюс для установки в нуль триггера активности (подсоединен к выходу третьего источника управляющих сигналов); П - П - выходные возбуждающие полюсы, предназначенные для передачи на входные возбуждающие полосы соседних элементов сигналов, устанавливающих в единицу их триггеры активности; П;, - П - входные возбуждающие полюсы для приема с выходных возбуждающих полюсов соседних элементов сигналов, устанавливающих в единицу триггер активности; П 0 - П - входные настроечные полюсы, предназначенные для приема кода настройки и сигналов о выборе направления передачи сигнала, устанавливающего в единицу триггеры активности соседних элементов; 1 - 4 логические выходы логического элемента, сигналы с которых поступают на выходные логические полюсы; б - 8 - логические входы логического элемента, предназначенные для приема сигналов со входных логических полюсов; 9 - 12 - управляющие входы логического элемента, предназначенные для приема сигналов с настроечных выходов устройства хранения настроечной,информации; 13 - 1 б - настроечные выходы устройства хранения настроечной информации, сигналы с которых поступают на управляющие входы логического элемента; 17 - вход установки в нуль запоминающих ячеек устройства хранения настроечной информации; 18 - вход управления приемом информации в устройство хранения настроечной информации; если на этот вход поступает сигнал единица, то разрешается запись настроечной информации в запоминающие ячейки устройства хранения настроечной информации; 19 - 22 - н астр оечные входы устройств а хр а пения настроечной информации, предназначенные для приема кода настройки, поступающего на входные настроечные полюсы, Обозначения полюсов на фиг. 2 соответствуют обозначениям на фиг, 1. 5 015 стройки. Оно состоит из запоминающих ячееки логических цепей, управляющих записьюинформ ации настройки (фиг. 2) .Логический элемент предназначен для об 20 работки логической информации, поступающей на его входы. Логическая схема ИЛИ,предназначена для объединения сигналовустановки в нуль, поступающих с входногополюса П, и с выхода схемы И,.25 Логическая схема И, предназначена для подачи сигнала, поступающего на входной полюс П, на вход схемы ИЛИ, при условии,что триггер активности находится в состоянии единица. Логическая схема ИЛИ, пред.З 0 назначена для объединения сигналов, поступающих на входные возбуждающие полюсы,Эти сигналы предназначены для установкитриггера активности в единицу,Логические схемы И - И; при наличиями сиг 35 нала, поступающего через линию задержкис выхода триггера активности, вырабатываютсигнал для установки в единицу триггераактивности соседнего элемента. Для этого навходные полюсы П. - П,з подается соответст 40 вующий код.Алгоритм работы вычислительной среды,построенной на основе предлагаемого элемента, состоит из следующих основных этапов:45 1. Установка в нуль триггеров активности и триггеров устройства хранения настроечной,информации всех элементов вычислительной среды, для чего подаются сигналына входные полюсы П, и П.50 11, Установка в единицу триггера активности элемента, расположенного на грани поля вычислительной среды. Для этого подается сигнал,на один из его входных возбуждающих полюсов П 6 - Пд 9.55 111. Подача на входные настроечные полюсы П., - П, кода настройки элемента вычислительной среды. Так как на вход 18 устройства хранения настроечной, информации вэтот момент времени подан разрешающий60 сигнал с выхода триггера активности, коднастройки поступает на входы запоминающихячеек устройства хранения настроечной информации и запоминается в них. Величиназадержки линии задержки выбирается такой,65 чтобы триггеры устанавливались в требуемое Триггер активности выполняет следующие функции:а) запрещает;изменение состояния запоминающих ячеек устройства хранения настроечной информации по входному полюсу По и выдачу сигналов на входные возбуждающие полюсы, если он находится в состоянии нуль;б) разрешает установить в нуль запоминающие ячейки устройства хранения настроечной информации сигналом, поступающим на полюс П, и записать в них новую информацию, поступающую на входные настроечные полюсы П - П, если он находится в состоянии единица;в) непосредственно после перехода из состояния единица в состояние нуль разрешает передать сигналы на выходные,возбуждающие полюсы элемента для установки в единицу триггеров активности соседних элементов. Для этого подаются сигналы на входные полюсы П, и Пг 0 - П;, что обеспечивает благодаря наличию линии задержки переход триггера активности в нуль при одновременном переходе триггера активности соседнего элемента в единицу.Устройство хранения настроечной информации предназначено для хранения кода на 2556545 Ю 15 го 25 состояние до появления разрешающего сигнала на входах схем И - И, связанных с выходом линии задержки.1 Ч. Установка в нуль триггера активности (сигналом, подаваемым на входной полюс П) и подача вслед за этим сигналом установки в единицу триггера активности одного из соседних элементов (по входам П., - П 23)Ч. Настройка следующего элемента вычислительной среды согласно пп, 11 - Ч и т, д. до тех пор, пока не будут настроены все элементы вычислительной среды, входящие в реализуемую схему.Ч 1. Ввод информации, подлежащей обработке в вычислительной среде, и обработка ее.Таким образом, элемент обладает всеми положительными качествами известных элементов вычислительной среды с переменной структурой настройки:а) вычислительная среда, построенная на основе предлагаемого элемента, дает возможность производить настройку способом, при котором каждый элемент получает сигнал, разрешающий запись информации в его память настройки, от одного из своих соседей. Это позволяет настраивать все элементы вычислительной среды как по одной цепочке, так и по нескольким;б) допускается перестройка как отдельных элементов, так и совокупностей элементов вычислительной среды без разрушения настроечной информации в остальной части среды. При этом, в отличие от известных элементов, при построении пути с грани поля вычислительной среды к перестраиваемому элементу во всех элементах, стояших на таком пути, настроечная информация не разрушается;в) возможна локализация неисправностей в вычислительной среде посредством передачи функций отказавших элементов соседним с ними элементам путем перестройки части вычислительной среды.Однако по сравнению с известными элементами вычислительной среды с переменной структурой системы настройки, предложен. ный элемент требует меньших затрат оборудования. Так, в схеме, приведенной на фиг.2, дополнительное оборудование включает один триггер, две схемы ИЛИ, пять схем И и одну линию задержки, что составляет примерно 300, от затрат оборудования, необходимых для построения логического элемента и устройства хранения настроечной информации, Кроме того, время настройки предлагаемого элемента значительно меньше времени настройки известных элементов. Это достигается благодаря тому, что информация настройки поступает с настроечных шин непосредственно на входы настраиваемого элемента и записывается в устройство хранения настроечной информ ации пар аллельным способом.Следует отметить, что, используя отдельные дюины для передачи кода настройки и сигнаЗО 35 40 45 50 55 60 65 лов для установки в единицу триггеров активности соседних элементов, можно исключить из схемы линию задержки и вдвое сократить время настройки элемента, однако это потребует введения четырех дополнительных входных полюсов.Возможно также использование в качестве памяти устройства хранения настроечной информации регистра сдвига, Это позволяет сократить число входных настроечных полюсов до одного, однако, при этом потребуется введение дополнительного управляющего сигнала для сдвига содержимого регистра, увеличатся затраты оборудования и возрастет время настройки.Логические схемы И, - И, ИЛИ, и ОЕ образуют логический элемент; триггеры Т, - Т 4 вместе с логическими схемами И, - И, образуют устройство хранения настроечной информации; логичсские схемы И;, и ИЛИ образуют схему установки в нуль устройства хранения настроечной информации; логические схемы Ии - И служат для передачи на соседние элементы сигналов установки в нуль триггеров активности. Предмет изобретения1. Элемент вычислительной среды с переменной структурой настройки, содержащий логический элемент, устройство храпения настроечной информации, триггер, логические схемы И и ИЛИ и линию задержки, отличающийся тем, что, с целью упрощения конструкции и повышения бь.стродействия системы настройки, в нем выход первого источника управляющих сигналов соединен с первым входом первой схемы ИЛИ, выход которой соединен со входом установки в нуль устройства хранения настроечной информации, а второй вход первой схемы ИЛИ соединен с выходом первой схемы И.2, Элемент вычислительной среды по и. 1, отличающийся тем, что, с целью упрощения конструкции и повышения быстродействия системы настройки, первый вход первой схемы И соединен с выходом второго источника управляющих сигналов, второй вход первой схемы 1 Л, вход управления приемом информации в устройство хранения настроечной информации и вход линии задержки соединены с выходом триггера активности, первый и второй воды которого соединены соответственно с выходом третьего источника управляющих сигналов и с выходом второй схемы ИЛИ, входы которой соединены со входными возбуждающими полюсамц,3. Элемент вычислительной среды по пп. 1 и 2, отличающийся тем, что, с целью упрощения конструкции и повышения быстродействия системы настройки, настроечные входы устройства хранения настроечной информации и первые входы второй, третьей, четвертой и пятой схем И соединены со входными настроечными полюсами, выходные возбуждающие полюсы соединены с выходами второй,/75 Пь 7 третьей, четвертой и пятой схем И, вторые входы которых соединены с выходом линии задержки, а логические выходы, логические входы и управляющие входы логического зле 8мента соединены соответственно с выходными логическими полюсами, входными логическими полюсами и настроечными выходами устройства хранения настроечной информации,255654Г 1,в оставитель В мски орректср А, С, Колабин ехред Л. Я. Левина Редактор Б. Нанкин Заказ 504(7 Тираж 480 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва Ж, Раушская наб., д. 4/5 ипография, пр. Сапунова, 2 Ю /7 Лг5 и,