Регистр сдвига

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ 61) Дополнительное к авт. свид-ву22) Заявлено 31,01.74 (21) 1991887/2 ЗК 13/258 51) М присоединение вки Государственный комите 3) Приоритет Совета Министров ССС ло делам изобретений Опублико 53) УДК 621,327(088.8 о 25.12,76 юллетень47 ткрыт Дата опубликования описания 28.03.77 Авторыизобретения(71) Заявите 4) РЕГИСТР СДВИГА Цель изобретения мой и рассеиваемой тем, что в рег генератор импульсо ИЛИ, причем выхо ИЛИ соединен с зат МДП-транзисторов триггеров, один из в та ИЛИ соединен с пульсов, а другой в ИЛИ - с выходом кциональная схе 2 - принципиаль гистра сдвига; н мы напряжений. 1Изобретение относится к импульсной и вычислительной технике и может быть применено в различных устройствах цифровых вычислительных машин для накопления, обработки и преобразования информации.Известен регистр сдвига, содержащий квазистатические триггеры на МДП-транзисторах одного типа проводимости с нагрузочными МДП-транзисторами, затворы которых объединены, и генератор тактовых импульсов, тактовые выходы которого соединены с соответствующими тактовыми входами всех квази- статических триггеров, - уменьшение потребляемощности - достигается истр сдвига введены в и логический элемент д логического элемента ворами всех нагрузочныхвсех квазистатических ходов логического элеменвыходом генератора имход логического элемента генератора тактовых импульсов,На фиг. 1 изображена фунма регистра сдвига; на фиг.ная схема одного разряда рефиг. 3 - временные диаграм Схемы содержат регистр 1, генератор 2 тактовых импульсов, автоколебательный генератор 3 прямоугольных импульсов, схему 4 сложения, нагрузочные транзисторы 5 и 6, тран 5 зисторы 7, 8, 9 связи, активные элементы 10 и11 и инверторы 12, 13, 14 и 15.Функциональная схема регистра сдвига споследовательными входом и выходом состоитиз необходимого количества разрядов реги 10 стра 1, генератора 2 тактовых импульсов,представляющего собой формирователь импульсов разной длительности, автоколебательного генератора 3 прямоугольных импульсов сбольшой скважностью и постоянной частотой15 следования.Принципиальная схема одното разряда регистра сдвига повторяет схему 3-фазного квазистатического регистра с той разницей, чтозатворы транзисторов 5 и 6 соединены не с20 источником постоянного напряжения, а с выходом схемы 4.Управляющие работой регистра сдвигатактовые импульсы от внешнего источника поступают на вход генератора 2. Сформированные25 этим генератором импульсы 16, 17 и 18 поступают на затворы транзисторов 7, 8 и 9, а импульс 19 - на один из входов схемы сложения.На другой вход схемы сложения поступаетпоследовательность импульсов от генерато 30 ра 3,В основу действия регистра сдвига положена способность триггерной ячейки сохранить информацию в течение некоторого временп при выключенном источнике питания и не разрушать ее при его включении, При этом одновременно используются свойства как триггерцой, так и динамической памяти.В схеме регистра трцггерная ячейка образутся двумя инверторами, выполненными на элементах 10 ц 11. Входы и выходы инверторов соединены между собой через транзисторы 7 и 8. В начальный момент 1 О времени средние фронты импульсов всех последовательностей, формируемых генератором 2, совпадают между собой. Затем импульсы последовательности 16 открывают транзистор 9, через который информация начинает поступать на вход первого инвертора, Одновременно с этим импульсы последовательностей 17 и 18 выключают транзисторы 7, 8 между инверторами и на время перезаписи информации статический триггер распадается на две самостоятельные динамические ячейки памяти, образованные паразит- ными емкостями входа инверторов 12, 13. На вход первой ячейки поступает информация с выхода предыдущего разряда, а вторая ячейка, сохраняя прежнее состояние, является источником информации для следующего разряда, По окончанию действия импульсов 16 и 17 в момент времени 1, (фиг, 3) связь между соседними разрядами прекращается и происходит передача принятой информации внутри каждого разряда через снова включенный транзистор 7. После завершения этого процесса в момент времени 1, выход второго инвертора соединяется через транзистор 8 со входом первого, образуя статический триггер, По окончании переходного процесса в триггере в момент времени 1 з импульсы 19 закрывают нагрузочные транзисторы 5, 6 и питание схемы от источника постоянного напряжения прекращается.В качестве элементов памяти на время хранения записанной информации используются суммарные емкости выхода одного инвертора (14, 15) и входа другого (12, 13). Однако изза существованиия остаточного тока закрытото накала МДП-транзисторов и токов утечки полупроводникового материала интегральных схем, записанная информация не может сохраняться бесконечно долго. Поэтому необходимо, чтобы источник питания подключался к схеме с частотой це ниже минимально допустимой ф), т. е. время хранения информации 5 ограничено. Выполнение этого условия позволяет восстацавливать записанную информацию при отпирании нагрузочных транзисторов 5 и 6 импульсами питания. Для обеспечения возможности работы регистра сдвига в стати ческом режиме, т, е. хранение информации неограничено долгое время, в схему введен автоколебательный генератор импульсов с фиксированной частотой следования, Полученное на выходе схемы сложения импульсное на пряжение обеспечивает следующий режим питания устройства: при частоте тактовых импульсов выше частотыпотребляемая разрядами регистра мощность возрастает пропорционально частоте, а ниже- не зависит от 20 частоты тактовых импульсов.При характерных для современной полупроводниковой технологии токах утечки (10 - " - 10 ") А/БИТ выигрыш по потребляемой и рассеиваемой мощности по сравнению с ана логичными квазистатическими регистрами приработе с тактовыми импульсами частотой ниже 1, составляет 10 - 10 раз прои уменьшениями помехоустойчивости схемы не более чем на10 о(,30Формула изобретен ия Регистр сдвига, содержащий квазистатические триггеры на МДП-транзисторах одного 35 типа проводимости с нагрузочными МДПтранзисторами, затворы которых объединены, и генератор тактовых импульсов, тактовые выходы которого соединены с соответствующими тактовыми входами всех квазистатических 40 триггеров, отличающийся тем, что, сцелью уменьшения потребляемой и рассеиваемой мощности, в него введены генератор импульсов и логический элемент ИЛИ, причем выход логическото элемента ИЛИ соединен с 45 затворами всех нагрузочных МДП-транзисторов всех квазистатических тритгеров, один из входов логического элемента ИЛИ соединен с выходом генератора импульсов, а другой вход логического элемента ИЛИ - с выходом 50 генератора тактовых импульсов,Подписное р. Сапунов Типогра аказ 925/11 Изд. М 364 ЦНИИПИ Государственного по делам изоб 113035 Москва, Ж Тираж 1077Совета Министоткрытийкая наб д, 4/5 комитет етений5, Рауш