В. а. рыбкинii i •• «lt; бнб: пштеа

Номер патента: 662932

Опубликовано: 15.05.1979

Авторы: Соляниченко, Стахов

МПК: H03M 13/23

Метки: двоичный, код, р-кода, фибоначчи

...входными дляпоследующих коммутаторов группы разрядов.1 Д сНеобходимо отметить, что коммутаторы группы младших разрядов могут,в зависимости от длины преобразуемого р-кода Фибоначчи, содержать илиискомое число элементов И,и элементИЛИ, или только один элемент ИЛИформула изобретения Преобразователь р-кода Фибоначчив двоичный код, содержащий и-разрядный регистр, распределитель импульсов двоичный сумматор, причем входи-разрядного регистра является вхо-.дом преобразователя, выход двоичногосумматора является выходом преобразователя, о т л и ч а ю щ и й с ятем, что, с цеЛью повышения быстродействия, преобразователь содержит 35 .коммутаторов группы разрядов, при,чем первый информационный выходкаждого коммутатора группы разрядовсоединен с...

Номер патента: 385317

Опубликовано: 01.01.1973

Авторы: Иванов, Иванова, Муранков

МПК: G11C 17/00

Метки: двумя, запоминающее, памяти, постоянное, разряд, элементами

...записи О, схеме запрета 31 цепи сквозной записи 1 и схемеИЛИ 32 установа триггера регистра числа29 в О. Элементы памяти 5, 8, и 25 предназначены для записи 1, элементы памяти 4, 6и 9 - для записи О, Схемы запрета 11, 18,26, схемы ИЛИ 15, 22 и 30 образуют цепьсквозной записи 0. Схемы запрета 16, 23 и31, схемы ИЛИ 12, 19 и 27 образуют цепьсквозной записи 1. Регистр адреса 1 подключен к адресному каналу 33, а схемыИЛИ 17, 24 и 32 - к шине 34 установа О,Триггеры регистров числа 14, 21 и 29 подключены к разрядным шинам 35, 36 и 37 соответственно,Адресной шиной 3 записан код 010, адресной шиной 7 - код 100, адресной шиной 10 -код 111, т. е. в элементы памяти 4, 5, б, 8, 9 и25 записываются только разряды, свидетельствующие об изменении...

Номер патента: 643940

Опубликовано: 25.01.1979

Авторы: Бондаренко, Волков, Кудинов, Пакканен

МПК: G08C 9/06

Метки: вала, код, поворота, угла

...ее в электрический код, который запоминается триггерами 13 младшего разряда и 14 старших разрядов. Логические блоки 15 по одному на каждый разряд, кроме младшего, состоящие из двух элементов И 16, и 16, одного элемента ИЛИ 17, служат для реализации метода двойной щетки, Управление ими производится триггером младшего разряда 13, запись информации на который производится через блок совпадения 18 и импульсами с формирователя импульсов 8.Преобразователь работает следующимобразом.Камертон 4 приводится в колебательное движение системой возбуждения, При этом щелевые диафрагмы 3 и 9, укрепленные на разных ножках камертона 4, совершают встречное колебательное движения, Амплитуда колебаний должна быть не менее полусуммы ширины щелей диафрагм 3 и...

Номер патента: 1038935

Опубликовано: 30.08.1983

Авторы: Громаковский, Левина

МПК: G06F 7/06

Метки: выделения, двоичных, значащих, кодов, многоразрядных, последовательности, разрядов

...разрядов, кроме К"го , соединен с вторым адресным входоч (1+1)-го накопителя и с информационным входом промежуточного регистра (1+1 )-го блока для последовательного ьыделения значащих раэря" дов вьи,о,:1 регистра результата К-го блока для последовательного выделенля значащих разрядов является инФормдционным зыхо,ом устроиства, Вы 4 О ход каждо о :-го накопителя соединен с втао.,ч информационным входом узла Выделен я значащих разрядов 1-го блока для последовате.пьного выделения значащих разрядов, выходы всех узлов оценки количества значащих разрядов, кроме первого, соединены с соответствующими Вход"ми Второй группы входов узла управления, первый и второй Выходы которого соединены соответственно с управляющими входом узла выделения...

Номер патента: 1115083

Опубликовано: 23.09.1984

Авторы: Авакян, Чибухчян

МПК: G08C 9/06

Метки: вала, код, поворота, угла

...напряжений, выходы компараторов каждой пары объединены и подключены к соответствующим входам дешифратора, выходы которого являются выходами преобразователя, выходы компараторов первой и второй пары подключены к третьим входам первого и второго коммутаторов соответственно, выход первого коммутатора соединен со стробируемыми входами компараторов второй, третьей.и четвертой пар, выход второго коммутатора соединен со . стробируемыми входами компараторов первой пары, а напряжения на выходах 1, 0, О , О 4 источника пороговых напряжений и амплитуда А сигналов на выходах фотоприемников выбраны в со" ответствии с выражениемО, Ц 2 - 004 ДНа фиг. 1 приведена функциональная схема преобразователя для четырех считывающих элементов, сдвинутых друг...