Одноразрядный сумматор на ферритовых сердечниках
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Подписная группа М 174 С. Л. Чечурин и В. П. Киселев ОДНОРАЗРЯДНЪЯ СУ 1 ЧМАТОР НА ФЕРРИТОВЫХ СЕРДЕЧНИКАХЗаявлено 14 сентября 1960 г. за Ме 679044/26 в 1(омитет ио делам изобретений и сткргятий при Совете Министров СССРОпубликовано в Бюллетене изобретений ЛЪ 9 за 1962 г. Известные одноразрядные сумматоры на ферритовых сердечниках, оперирующие с десятичными цифрами, представленными в коде 2 нз 5, и построенные по матричному принципу на 100 ферритовых сердечниках, имеют ложные сигналы 1 помехи) и не обеспечивают высокого уровня полезного выходного сигнала, вследствие чего необходимы высокие требования к идентичности входных кодовых сигналов и наличие чувствительных выходных усилителей совпадения.В предлагаемом сумматоре вход второго слагаемого, соединен с анализатором кода, выходом которого служат две пары шин передачи числа в коде 1 из 5, связанных с блоком ключей, второй вход которого системой шин 1 из 10 подсоединен к выходу вспомогательного блока для учета переноса из младшего разряда, вход которого предназначен для ввода первого слагаемого, а выход блока ключей через выявитель переноса связан с выходом суммы и переноса устройства. Это позволяет реализовать сложение в циклическом варианте кода 2 из 5 и повысить надежность работы сумматора.На чертеже приведена блок-схема описываемого. одноразрядного сумматора.Одноразрядный сумматор содержит анализатор кода 1, с которым соединен вход второго слагаемого. С помощью двух пар шин передачи числа в коде 1 из 5 выход анализатора кода 1 соединен со входом блока ключей 2, второй вход которого с помощью систем шин 1 из 10 соединен с вспомогательным блоком 3, служащим для учета переноса из младшего разряда. Выход блока ключей 2 через выявитель переноса 4 соединен с выходами переноса и суммы 2 из 5. Цикл работы предлагаемого .сумматора состоит из трех тактов. В первом такте производят начальную установку блока 1, считывание переноса с последующей передачей его в старший разряд.Кго 1471 13 Предмет изобретения Одноразрядный сумматор на ферритовых сердечниках, использующий принцип распределения токов, о т л и ч и ю щ и й с я тем, что, с целью реализации сложения в циклическом варианте кода 2 из 5 и повышения надежности, в нем вход второго слагаемого соединен с анализатором кода, выходом которого служат две пары шин передачи числа в коде 1 из 5, связанных с блоком ключей, второй вход которого системой шин 1 из 10 подсоединен к выходу вспомогательного блока для учета переноса из младшего разряда, вход которого предназначен для ввода первого слагаемого, а выход блока ключей через выявитель переноса связан с выходами суммы и переноса устройства.тавител. описания В, С. Козлов Редактор 3. А, Москвина Техред А. А. Камышникова корректор явиева Поди. к печ.Зак. 5351ЦБТИ Ко 7-б т о 1 и. 0 Х 108/,6гк 700:й и открытий прцеркасскпи пео эорз Тир Обьеги 0,18 изд. л. Цена 4 коп. е Министров СССРте делам изобретен. и Совет Москва Центр, М , д 2/б. Типография ЦБТИ, Москва, Петровка, 14. Во время второго такта первое слагаемое поступает ВО Вспомога тельный блок 4, с выхода которого с учетом знака операции и переноса оно поступает в блок ключей 2.В течение третьего такта поступает второе слагаемое в коде 2 из 5 в анализатор кода 1, С выхода анализатора кода 1 второе слагаемое по двум парам шин передачи числа в коде 1 из 5 поступает на вход блока ключей 2, где реализуется сумма первого и второго слагаемых и в этом же такте код суммы поступает на выход. Одновременно в блоке 4 происходит выявление переноса в старший разряд. Далее процесс повторяется.Описанный одноразрядный сумматор на ферритовых сердечниках дает возможность получить результаты сложения в том же такте, в котором подается второе слагаемое, что,повышает надежность его работы и устраняет совпадения на выходе усилителя,
СмотретьЗаявка
679044, 14.09.1960
Киселев В. П, Чечурин С. Л
МПК / Метки
МПК: G06F 7/50
Метки: одноразрядный, сердечниках, сумматор, ферритовых
Опубликовано: 01.01.1962
Код ссылки
<a href="https://patents.su/2-147031-odnorazryadnyjj-summator-na-ferritovykh-serdechnikakh.html" target="_blank" rel="follow" title="База патентов СССР">Одноразрядный сумматор на ферритовых сердечниках</a>
Преобразователь код-аналог
Номер патента: 1012434
Опубликовано: 15.04.1983
Авторы: Бугай, Соборов, Схоменко
МПК: H03K 13/02
Метки: код-аналог
...первого переключателя соединен с анаЛоговым 45 входом управляемого делителя напряжения, цифровые входы которого под- ключены к шинам знаковых разрядов вхоДного кода, а выход соединен с инвертирующим входом операционного усилителя и первым выводом первого масштабного резистора, введены второй переключатель, второй масштабный резистор, генератор импульсов, интегрирующий блок и дешифратор, пер" вый вход которого. соединен с шиной знакового разряда входного кода, второй вход подключен к генератору импульсов и к управляющему входу второго переключателя, первый входкоторого соединен с выходом операционного усилителя, второй вход свторым выводом первого масштабногорезистора и первым выводом второгомасштабного резистора, второй...
Преобразователь кода в частоту повторения импульсов (его варианты)
Номер патента: 1084982
Опубликовано: 07.04.1984
Автор: Штейнберг
МПК: H03K 13/02
Метки: варианты, его, импульсов, кода, повторения, частоту
...управляемого делителя частоты, счетный вход которого подключен к шинеопорной частоты, при этом выход первого управляемого делителя частотысоединен со счетным входом делителячастоты и вычитающим входом счетчикаимпульсов, установочные входы которого соответственно подключены к шинам кода постоянного числа, а шинывходного кода соответственно соединены с вторыми входами блока совпаде ния кодов,На фиг. 1 приведена структурнаяэлектрическая схема преобразователяпо первому варианту; на фиг. 2 - тоже, по второму варианту,Преобразователь по обоим вариантам содержит делитель 1 частоты, элемент 2 задержки, реверсивный счетчик 3 импульсов, регистр 4 хранения, управ-у ляемые делители 5 и 6 частоты, счетчик 7 импульсов, блок 8 совпадения кодов, шину 9...
Обратимый преобразователь двоичных кодов в код системы остаточных классов
Номер патента: 1141398
Опубликовано: 23.02.1985
Авторы: Астененко, Хлевной, Швецов
МПК: G06F 5/00
Метки: двоичных, классов, код, кодов, обратимый, остаточных, системы
...груп 40 пы, кроме первого, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым входом триггера, выход которого соединен с первым входом эле 45 мента И, второй вход которого соединен с выходом второго элемента ИЛИ, выходы элементов И, кроме последнего, первой группы - соответственно с еди" ничными входами триггеров группы,50 кроме первого, входы "Пуск", "Режим" , и .тактовый вход преобразователя - соответственно с единичным входом триггера, первым входом второго элемента ИЛИ и третьим входом элемента И блока управления, выходы элемента55 И и триггеров группы которого соединены соответственно с тактовыми входами сумматоров по модулю группы и .3 позиционного сумматора и соответствующими входами...
Устройство контроля разрядных преобразователей напряжение код, временная задержка-код и арифметических устройств, выполняющих операции над преобразованными кодами
Номер патента: 570998
Опубликовано: 30.08.1977
Автор: Дубовицкий
МПК: H03K 13/02
Метки: арифметических, временная, выполняющих, задержка-код, код, кодами, напряжение, операции, преобразованными, преобразователей, разрядных, устройств
...о -1 о . 1где Ь 1 - погрешность, вносимая,в преобразуемое напряжение, обусловленная нестабильностью параметров схемы.60 Для уменьшения погрешности Лпреобразователи 2 и 3 имеют общее напряжение питания.Контролируемый преооразователь производит обратное преобразование напряжения в 65 пропорциональный двоичный код,15 21 25 30 35 40 45 50 55 60 65 Следовательно, если преобразователи 2 и 9 имеют равный образцовым преобразователям дискрет преобразования, то они формируют коды, значение которых отличается от контрольного на величину, определяемую погрешностью преобразования указанных преобразователсй.Лнализируя величину погрешности путем сравнения ее с заданным значением, можно сделать заключение о правильности преобразования...
Преобразователь двоичного кода в код постоянного веса
Номер патента: 1089572
Опубликовано: 30.04.1984
МПК: G06F 5/02
Метки: веса, двоичного, код, кода, постоянного
...на две части:первые К и последние г и-К разрядов. Соответственно раэ биение множества слов ПДК проиэвадйтся на подмножества, которые отличаются друг от друга числом единиц (весом), Подмножество ПДК с весами слов ЧК, в. ,ш "г характерно тем, что ему однозначно соответствует К-часть слова КПВ, а в г-часть добавляется а- ч единиц. Остальным подмножествам ПДК ставятся в соответствие подмножества КПВ с различными весами г -час" ТИВ качестве примера ниже приведеноадекватное разбиение множеств слов ПДК с к 8 и Кпв о=11 н а=6. Вес ПДК КПВНа чертеже представлена блок-схема предлагаемого преобразователя.Устройство содержит вход 1 регистр 2 входного кода, счетчик 3, постоянное запоминающее устройство 4, регистр 5 выходного кода, шифратор 6...
Предыдущий патент: Сеточный интегратор для решения дифференциальных уравнений в частных производных
Следующий патент: Задающее запоминающее устройство
Случайный патент: Высоковольтный импульсный трансформатор