Устройство для исправления однократных ошибок р-кодов фибоначчи

СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСНИ РЕСПУБЛИН 19) НИ ИСПРАВЛЕНИЯ 0ДОВ ФИБОНАЧЧИ ОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦ(56) Стахов А.П. Вмическую теорию изСоветское радио, 1рис. 38,У 47Н, Ф, Григорьев )едение в алгоритмерения. - М.: 77, с. 148, ельство СССР У 11/00, 1979. Авторское свидеУ 8177.18, кл. О 06(54) УСТРОЙСТВО ДЛЯКРАТНЫХ ОШИБОК р-К(57) Изобретение относится к вычис лительной технике и может быть использовано для. контроля и исправления однократных ошибок в р-кодахФибоначчи. Целью изобретения является повышение помехоустойчивости устройства. Устройство содержит п-разрядный регистр 1, первую, вторую.итретью группу элементов ИЛИ 2, 3, 4первую и вторую группу элементов И5, 6, элемент ИЛИ 7, информационныевходы 8, информационные выходы 9,вход 10 сброса, выход 11 ошибки устройства, 1 ил,И 554 40 45 50 55 1 13Изобретение относится к вычислительной технике и может быть использовано для контроля и исправленияоднократных ошибок в р-кодах Фибоначчи.Целью изобретения является повышение помехоустойчивости. устройстваза счет исправления части однократ ных ошибок.На чертеже представлена схемаустройства для р,Устройство содержит п-разрядныйрегистр 1, первую, вторую и третью.группы элементов ИЛИ 2-4, первую ивторую группу элементов И 5 и 6,элемент ИЛИ 7, информационные входы8, информационные выходы 9, вход 1 Осброса и выход 11 ошибки устройства. Устройство работает следующим образом. Перед началом очередного цикла на вход 10 подается сигнал сброса, который через элементы ИЛИ первой группы поступает на входы сброса разрядов регистра 1. Контролируемый код вводится в регистр 1 через информационные входы 8, При появлении единичного значения разряда в группе р-младших разрядов контролируемого кода единичный сигнал с выхода соответствующего разряда регистра 1 поступает через элемент ИЛИ на вход сброса данного разряда регистра . При нарушении нормальной формы контролируемого кода, когда между двумя соседними единицами имеется менее р нулей на выходе соответствующего элемента И 5 первой группы возникает единичный сигнал, который поступает через элемент ИЛИ 7 на выход 11 ошибки устройства, В том случае, если однократная ошибка типа перехода из "О" в "1" вызывает нарушение условия минимальности как в группе соседних младших разрядов, так и в группе соседних старших разрядов, т,е. образуется группа из единиц, между которыми менее р нулей, на выходе элемента И 6 второй группы, соответствующего разряду центральной из трех единиц, возникает единичный сигнал, который через элемент ИЛИ 2 первой группы данного разряда поступает на его вход сброса и переводит его в нулевое состояние, Таким образом, обеспечивается исправление части однократных ошибок хранимого кода.Г формула изобретенияУстройство для исправления однократных ошибок р-кодов Фибоначчи, 5содержащее элементы ИЛИ первой и второй групп, п-разрядный регистр,(празрядности кода), единичные входыразрядов которого являются информационными входами устройства, а выходы - информационными выходами устройства, выходы младших р разрядов соединены с соответствующими входамиэлемента ИЛИ, выход которого. является выходом ошибки устройства, выход(= р+2 и) соединен с первымвходом (-р+1)-го элемента И первойгруппы и )-м входом (-р+-го элемента ИЛИ второй группы (,3=1Р),выход К-го (К=1,п-р) элементаЙЛИ второй группы соединен с вторымвходом (К+1)-го элемента И первойгруппы, выход (р+1)-го разряда иразрядного регистра соединен с вто рнм входом первого элемента И первойгруппы, выходы элементов И первойгруппы соединены с соответствующимивходами элемента ИЛИ, вход сброса(р+1)- и и-го разрядов п-разрядного З 0 регистра подключены к входу сбросаустройства, о т л и ч а ю щ е е с ятем что, с целью повышения помехоустойчивости устройства, в него введены вторая группа из и-рэлементов И и третья группа из п-рэлементов ИЛИ, выход,)-го элемента .(=1 и-р) И первой группы соединен с первым. входом соответствующегоэлемента И второй группы и )-м .= 1,,р) входом (го элемента ИЛИ третьей группы, .выход которого соединен с вторым входом соответствующего элемента И второй группы, выход последнего элемента И первой группы подключен к второму входу последнего элемента И второй группы, выход К-го элемента И второй группы (К=п-р) подключен к первому входу (К+р)-го элемента ИЛИ перзой группы, выход которого подключен к входу сброса (К+р+1)-го разряда празрядного регистра, выходы первых разрядов п-разрядного регистра соединены с первым входами соответствующих элементов ИЛИ первой группы, выходы которых соединены с входами сброса соответствующих разрядов и- разрядного регистра, вторые входы элементов ИЛИ первой группы подключены к входу сброса устройства.