Устройство для управления и микродиагностики

) Автормизобретения 71) Заявител 4) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ И МИКРОДИАГНОСТИКИк вычислиыть исполь иагностики предназначе гностики ЦВ лением, сод тр команд, программ и 1 оМ кая ми являются также узкие ункци также микропрограммные правления и диагностироодержащие блок памяти, ремм, регистр команд, узел ва, генератор тактов, сче.:счетчик тактов, шифратор, ма, элементы И, НЕ 21 и 31го ом этих устройств являютономичность, быстродейстональная надежность. Известны. вания ЦВМ,гистр прогрпуска-остантчик. командтриггер режНедостатся низкие эвие и функц Изобретение отнрситс тельной технике и может зовано для управления и в микропрограммных ЭВМ. Известно устройство,ное для управления и ди с микропрограммным упра жащее блок памяти, реги счетчик тактов, регистр шифратор1. Его недостатка экономичность, а нальные возможности.Наиболее близким к предлагаемому по технической сущности и достигаемому положительному эффекту является устройство управления и микродиагностики, содержащее регистр команд, счет чик команд, преобразователь кодов, триггер режима: генератор импульсов, узел пуска-останова, счетчик тактов, регистр программ, два регистра адреса три блока памяти, блок элементов ИЛИ, элемент И-ИЛИ, семь элементов И и два инвертора, причем первая группа выходов регистра команд соединена с первой группой информационных входов регистра программ и преобразователя кодов, выход которого соединен с единич ным входом триггера режима и с первым входом установки в нуль счетчика тактов, второй вход установки в нуль которого. соединен с нулевым входом триггера режима, с второй группой информационных входов регистра программ, с первыми входами установки в нуль первого и второго регистров адреса и19 9688 ды. Адрес очередной диагностической . микрокоманды с поля 35 регистра 32 поступает на блоки памяти 40 и 19.Одновременно этот же импульс считывания поступает на счетный вход З счетчика тактов 12 и добавляет в него единицу. По следующему тактовому импульсу устройство работает так же, как и при считывании первой микрокоманды, выдавая микрооперации диагностической 1 О микропрограммы на выход 65 с одновременным подсчетом тактов счетчиком 12,При считывании конечной микрокоманды диагностической микропрограммы первый триггер переполнения 13 уста- М навливается в единицу и открывает эле. мент И 15, единичным сигналом с выхода которого через инвертор 27 закрывается элемент И 28, запрещая подачу импульсов считывания на блоки памяти 2 р 19, 30, 36. Кроме того, открыв элемент И 26, через который следующий импульс с выхода узла пуска-останова 25 установит в нуль регистры 29, 32, счетчик тактов 12, регистр теста 9 и 2 з триггер режима б, В регистр программ 18 при этом будет установлен адрес заключительной микрокоманды, которая завершает любую диагностическую и рабочую микропрограмму. Так как при этом триггер 6 режима устанавливается в нуль, то элемент И 15 вновь закрывается, открывая .через инвертор 27 элемент И 28, Через этот элемент очередной импульс считывания узла пускаостанова 25 поступает на управляющий ,вход блока памяти 19, считывая из него заклюцительную микропрограмму, ко" торая возбуждает выход 61 блока. Сигналом с этого. выхода добавляется еди 40 ница в счетчик команд 23 и устанавливаются в нуль регистр команд 1, счетчик тактов 12, регистры адреса 29, 32 и регистр программ 18. С выхода 63 блока памяти 19 на выход 65 устройства подается сигнал на разрешение вы 45 борки очередной команды из основной памяти ЭВМ и запись ее в регистр команд 1.В диагностическом режиме в устройстве осуществляется управление длиной микродиагностицеской процедуры путем реализации последовательного безусловного алгоритма диагностирования. В момент появления на выходе объекта та-. кой реакции на поданный тестовый набор, которая позволяет одночасно определить место отказа в объекте, сиг" налом с выхода 56 узла коррекции 11 15 20все триггеры счетчика тактов устанавливаются в единицу. При этом возбуждается выход элемента И 15, аналогиц-но описанному выше прекращается выполнение диагностической микропрограммы, не ожидая окончания выдачи на объ.ект всех .тестовых наборов, предусмотренных этой микропрограммой,Кроме того, в диагностическом режиме контролируется соответствие между режимом работы и типом рабочихмикрокоманд, считываемых из блока памяти 19. Считывание из него микрокоманды, которая не входит в состав ни одной из диагностических микропрограмм,свидетельствует об ошибке в работеустройства. В такой микрокоманде навыход 62 подается сигнал, который через первый коммутатор 22 поступаетна. вход 5 ч узла пуска-останова и бло-,кирует работу устройства.В рабочем режиме устройство формирует микрокоманды, управляющие выполнением вычислительных команд в объекте управления. При этом контролируется попадание времени (Т,) выполнениямикропрограммы в установленный длянее интервал между установленными длянее нижней (Т ) и верхней (То)границами,Отлицие процесса выполнения начальной фазы рабочей микропрограммы от диагностической состоит в том, что посоответствующему коду операции на вы-ходе 45 преобразователя 5 кодов формируется нулевой сигнал, а на группевыходов чб формируется код Ну, дополнения, Этот код по сигналу на выходеэлемента задержки устанавливается через второй коммутатор 10 на счетчикетактов 12. Триггер режима 6 при этомостается в нулевом состоянии, фиксируя рабочий режим в устрОйстве.Первая и последняя микрокоманды рабочей микропрограммы формируются также, как и в диагностическом режиме.Отличие от диагностического режима приэтом состоит в том, цто разряд меткив поле 36 регистра 32 постоянно сохраняет нулевое значение, вследствие чего считывание микрокоманд из блока памяти 40 не происходит. Кроме того,при считывании конечной микрокомандырабочей микропрограммы на выходе 59блока памяти 19 Формируется сигналконца операции, по которому открывается элемент И 15, опрашивая состояние первого триггера переполнения 13и проверяя тем самым выполнение соот21 9688 Формула изобретении ношения Т = Т. При соблюдении этого соотношения триггер 13 к моменту опроса должен уже установиться в единицу, и сигнал на выходе 58 устройства останется нулевым. В противном случае сигнал примет единичное значение, свидетельствуя о пропуске микрокоманд изза отказа или сбоя. Нарушение соотношения Т, Т в устройстве обнаруживается элементом И 16, который форми рует сигнал на выходе 57 устройства при установке обоих триггеров 13 и 14 в единицу.Заключительная фаза микропрограммы в рабочем режиме выполняется так же, 15 как и в диагностическом.В рабочем режиме, как и.в диагностическом, контролируется соответствие типа считывающих микрокоманд режиму работы устройства. При отсутствии оши бок в этом режиме не должно происходить считывания ни одной микрокоманды из блока памяти 40. Факт ее считывания свидетельствует о наличии ошибок. Этот факт обнаруживается элемен з том ИЛИ 21, сигнал с которого через элемент И-ИЛИ 22 поступает на узел пуска-останова 25 и, блокирует работу устройства.Основной функцией предлагаемого устройства является микропрограммное управление реализацией рабочих и ди-агностических команд в объекте управ- . ления и диагностирования. Состав и порядок следования команд задается оператором ЭВИ или программой, записанной в основной памяти ЭВИ, Анализ результатов диагностирования выполняется оператором ЭВИ, либо с помощью специальной программы анализа результатов диагностирования.Таким образом, предлагаемое устройство позволяет управлять длиной диаг.- ностической процедуры в зависимости ьт промежуточных результатов микродиагностики и за счет этого сократить среднее время выполнения диагностических микропрограмм. С другой стороны, осуществление контроля соответствия типа считываемых микрокоманд режиму работы позволяет повысить достоверность функционирования устройства. Устройство для управления и микро- диагностики, содержащее регистр команд, регистр программ, первый и вто 15 22рой регистры адреса, счетчик команди счетчик тактов, преобразователь кодов дополнения, первый, второй, третий блоки памяти, триггер режима, генератор импульсов, блок пуска и останова, первый коммутатор, первый и вто"рой элементы НЕ, первый, второй, третий, четвертый, пятый, шестой и седьмой элементы И и блок элементов ИЛИ,причем вход команд устройства соединен с информационным входом регистракоманд, выход начального адреса микрокоманд которого соединен с информационным входом счетчика команд, выходкода операции регистра команд соединен с первым информационным входомрегистра программ и информационнымвходом преобразователя кодов дополнения, управляющий выход которого соединен с первым установочным входомсчетчика тактов и единичным входомтриггера режима, единичный выход которого соединен с первым управляющим,а церез первый элемент НЕ - с вторымуправляющим входами первого коммутатора и первым входом первого элементаИ, нулевой выход триггера режима соединен с первым входом второго элемента И, выход которого - с управляющим входомпреобразователя кодов дополнения, первый, единичный выход пе"реполнения счетчика тактов соединенс первым входом третьего элемента И,выход которого является первым входом неисправности устройства, второйединичный выход переполнения счетчика тактов соединен с вторыми входамитретьего и первого элементов И, выходкоторого соединен с. первым входом четвертого элемента И и через второй элемент НЕ - с первым входом пятого элемента И, выход которого соединен сосчетным входом счетчика тактов, нуле-,вой выход переполнения счетчика тактов соединен с первым входом шестогоэлемента И, выход которого являетсявторым выходом неисправности устройства, вход пуска устройства и выходгенератора тактовых импульсов соеди".нены соответственно с первым и вторымвходами блока пуска-останова, выходкоторого соединен с вторыми входамичетвертого и пятого элементов И, выход четвертого элемента Й соединен снулевым входом триггера режима, вторым установочным входом счетчика тактов и первыми установочными входамирегистра программ первого и второго.23 9688 единен с адресными входами первого бло" ка памяти, выход первого блока памяти соединен с первым информационным вхо- . дом первого регистра адреса, первый адресный выход которого соединен с первым входом седьмого элемента И, выход которого соединен с управляющим входом второго блока памяти, второй адресный выход первого регистра адреса соединен с адресным входом второго 1 О блока памяти, выходы которого соединены с первыми входами блока элементов ИЛИ, выходы микроопераций третьего блока памяти соединены с вторыми входами блока элементов ИЛИ, выход ко- И торого является. вцходом микроопераций устройства, выход регистра программы соединен с адресным входом третьегоблока памяти, первый управляющий выход которого соединен с вторым входом 26 шестого элемента И и вторым установоч. ным входом регистра программ, второй и третий. управляющие выходы третьего блока памяти соединены соответственно с вторым входом второго элемента И и 25 вторым установочным входом первого ре" гистра адреса, третьим установочным входом регистра программ, третьим установочным входом счетчика тактов, установочным входом регистра команд и счетным входом счетчика команд, выход которого является выходом адреса устройства, выход блока памяти, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности функционирования и быстродействия устройства, в него введены регистр теста, блок коррекции, второй коммутатор, блок элементов И, восьмой элемент И, элемент ИЛИ, элемент задержки, сумматор помо- дулю два, причем информационный вход устройства соединен с информационным входом блока коррекции, выход которо" го соединен с единичным установочным входом счетчика тактов, информационный выход преобразователя кодов дополнения и выход поля дополнения регистра команд соединены соответственно с первым и вторым информационными входами второго коммутатора выход кото50 рого соединен с информационными входами счетчика тактов, второй управляющий выход третьего блока памяти соединен с первым установочным. входом регистра теста первым входом блока элементов И и через элемент задержки 55 с первыми управляющими входами второго коммутатора, единичный выход триггера режима соединен с вторым уп 15 24 равляющим входом второго коммутатора, первым управляющим входом блока коррекции, входом первого элемента Н 6, первым входом сумматора по модулю дваи инверсным входом третьего элемента И, выход четвертого элемента И соединен с вторым установочным входом регистра тестов, выход которого соединен с вторым информационным входом блока коррекции, выход пятого элемента И соединен с управляющим входом первого блока памяти, вторым управляющим входом блока коррекции, вторым входом седьмого элемента И, выход которого соединен с управляющим входом третьего блока памяти, управляющий второй и третий адресные выходы первого регистра адреса соединены соответственно с инверсным входом восьмого элемента И, вторым информационным входом регистра программ. и вторымвходом сумматора по модулю два, выход которого соединен с вторым информационным входом второго регистра адреса, третий управляющий выход третьегоблока памяти соединен с вторым установочным входом второго регистра адреса, выход начальноГо адреса микрокоманд соединен с вторым входом блока элементов И, выход которого соединен с вторым информационным входом первого регистра адреса, выходы второго блока памяти соединены с входами элементов ИЛИ, выходы которых соединены с первым информационным входом первого коммутатора, управляющий вход второгоблока памяти соединен с вторым информационным входом первого коммутатора, выход которого соединен с третьим входом блока пуска-останова, выход блокаэлементов ИЛИ соединен с информационным входом регистра теста,2. Устройство по и. 1; о т л и ч аю щ е е с я тем, что.блок коррекции содержит первый и второй регистры, дешифратор первый и второй элементы задержки, сумматор по модулю два, элемент И, элемент ИЛИ, причем первый и второй управляющие входы блока соединены соответственно с первым входом элемента И и,входом первого элемента задержки, выход которого соединен с синхронизирующими входами первого и второго регистров и через второй элемент задержки - с вторым входам элемента И, выход второго элемента И соединен с управляющим входом дешифратора, выход которого соединен с входами элемента ИЛИ, выход которого яв25 9688 ляется выходом блока, первый информа-. ционный вход блок соединен с информационным входом первого регистра и первым входом сумматора.по модулю два, выход которого соединен с информационными,входами второго регистра, второй информационный вход блока и выход первого регистра соединены соответственно с первым и вторым информационными входами дешифратора, выход вто рого регистра соединен с третьим информационным входом дещифратора и вто. рым входом сумматора по модулю два, 1 26 Источники информации,принятЫе во внимание при экспертизе 1. Авторское свидетельство СССР У 503239, кл, С 06 Р 9/06, 1976.968815 род пчЕ а) Рор ююЙЭдю ю Е) Формат гностицескса коианды Юу игХ/5 филиал ППП "Патент", г, Ужгород, ул, Проектная,Тираж 731 ВНИИПИ Государствен по делам изобрете 13035, Москва, ЖПодписноеого комитета ССОРий и открытийРаушская наб., де ещеем еще3 96881 выходом первого элемента И, первый вход которого соединен с выходом узла пуска-останова и с первым входом вто-рого элемента И, выход которого соединен со счетным входом счетчика тактов, а через третий элемент И - со считывающим входом первого блока памяти, группа выходов которого через первые входы блока элементов ИЛИ со.- единена с первой группой выходов уст- О ройства; выход регистра программ соединен с адресным входом второго блока памяти, первый вход которого соединен с входами. установки в нуль регистра программ, регистра команд, с 1% вторым входом установки в нуль регистра адреса, с третьим входом установки в нуль счетчика тактов и со счетнымвходом счетчика команд . выход .которого является вторым выходом устройства, причем группа установочных входов счетчика команд соединена с второй группой выходов регистра команд, третья группа выходов которого является третьим выходом устройства, а группа информаци-онных входов регистра команд является первым входом устройства; второй выход второго блока памяти через четвер тый элемент И соединен с синхронизирующим входом преобразователя кодов, причем второй вход четвертого элеиенМ та И соединен с нулевым выходом триг" гера режима, единичный выход которого через пятый элемент И соединен с вторым входом первого элемента И и входом первого инвертора, выход которого Зф соединен с вторым входом второго элемента И, причем единичный выход триггера режима соединен также с первым входом первой группы входов элемента И-ИЛИ и с входом второго инвертора, ф выход которого соединен с первым входом второй группы входов элемента МИЛИ, второй вход пятого элемента И соединен с единичным выходом первого триггера переполнения счетчика тактов 4 и с первым входом шестого элемента И, выход которого является четвертым выходом устройства, а второй вход этого .элемента соединен с единичным выходом второго триггера переполнения счетчи- И ка тактов, причем нулевой выход первого триггера переполнения счетчика тактов соединен с пятым выходом устройства через седьмой элемент И, второй вход которого соединен с третьей ы группой информационных входов регист- ра программ и с третьим выходом второго блока памяти, группа выходов ко 5 4торого соединена с вторыми входамиблока элементов ИЛИ; выход генератораимпульсов соединен с первым входомуз-.ла пуска-останова, второй вход кото"рого является вторым входом устройства; выход второго регистра адреса соединен с адресным входом третьего блока памяти, группа выходов которого соединена с первой группой информационных входов первого регистра адреса,первая группа выходов которого соединена. с адресным входом первого блокапамяти, а вторая группа выходов регистра соединена спервой группой информационных входов второго регистраадреса Г 4,Недостатком этого устройства является низкая достоверность функционирования и низкое быстродействие.Низкая достоверность функционирования устройства обуславливается отсутствием контроля считывания микро=команд.В рабочем режиме устройство управляет выполнением обычных вычислительных команд ЭВИ по рабочим микропрограммам, которые состоят из рабочихмикрокоманд, записанных во втором блокепамяти. При этом каждая микрокомандаимеет поле адреса, в котором задаетсяадрес очередной микрокоманды. Одновременно с выполнением рабочей микропрограммы осуществляется контроль нижнейи верхней границы времени ее выполнения.8 режиме диагностики устройства управляет диагностированием объекта управления, В состав диагностической микропрограммы входят специальные диагнос.тические микрокоманды, которые записаны в первом блоке памяти, а такженекоторые рабочие микрокоманды, причем порядок следования пОследних всоставе диагностической и рабочей ми"кропрограммы может отличаться от ихпорядка в составе рабочей микропрограммы.Для задания последовательности адреса рабочих и специальных микрокоманд в составе диагностической микропрограммы используется третий блок памяти. Из него одновременно со считыванием микрокоманды из первого и второго блоков памяти считывается адреснаямикрокоманда, которая задает адресочередной рабочей или специальной микрокоманды, В режиме диагностики адресная информация, считанная из вто-.рого блока памяти, блокируется.9688 Низкое быстродействие устройстваобусловлено тем, что длина диагностической процедуры в устройстве задается перед ее началом и не изменяетсяв зависимости от результатов диагностирования, в то время, как при безусловном диагностировании имеется возможность сократить среднее число про.верок, а следовательно, и время диагностирования, за счет реализации без фусловного последовательного алгоритма диагностирования,Целью изобретения является повышение достоверности функционирования ибыстродействия устройства. 15Поставленная цель достигается тем,что в устройство управления и микро-.диагностики, содержащее регистр команд, регистр программ, первый и второй регистры адреса, счетчик команди счетчик тактов, преобразователь кодов дополнения, первый, второй и третий блоки памяти, триггеры режима,генератор импульсов, блок пуска-останова, первый коммутатор, первый и вто-ррой элементы НЕ, первый, второй, третий, четвертый, пятый, шестой, седьмой элементы И и блок элементов ИЛИ,причем вход команд устройства соединен с информационным входом регистракоманд, выход начального адреса микрокоманд которого соединен с информационным входом Счетчика команд, выходкода операции регистра команд соединен с первым информационным входом регистра программ и информационным вхо- фдом преобразователя кодов дополнения,управляющий выход которого соединенс первым установочным входом счетчикатактов и единичным входом триггера ре 4 Ожима, единичный выход которого соединен с первым управляющим, а через первый элемент НЕ - с вторым управляющимвходом первого коммутатора и первымвходом первого элемента И, нулевой выИход триггера режима соединен с первымвходом второго элемента И, выход которого соединен с управляющим входом,преобразователя кодов дополнения, первый единичный выход переполнения счетчика тактов соединен с первым входом ффтретьего элемента И, выход которогоявляется первым выходом неисправностиустройства, второй единичный выход переполнения счетчика т актов соединенс вторыми входами третьего и первого эЗэлементов И, выход которого соединенс первым входом четвертого элементаИ, и через второй элемент НЕ - с пер 15 бвым входом пятого элемента И, выходкоторого соединен со счетным входомсчетчика тактов, нулевой выход переполнения счетчика тактов соединен спервым входом шестого элемента И,выход которого, является вторым выходомнеисправности устройства, вход пускаустройства и выход генератора тактовых импульсов соединены соответственно с первым и вторым входами блокапуска-останова, выход которого соединен с вторыми входами четвертого ипятого элементов И, выход четвертогоэлемента И соединен с нулевым входомтриггера режима, вторым установочнымвходом счетчика тактов и первым уста"новоцными входами регистра программпервого и второго регистров адреса,выход которого соединен с адреснымивходами первого блока памяти, выходпервого блока памяти соединен с первым информационным входом первого регистра адреса, первый адресный выходкоторого соединен с первым информационным входом регистра адреса, управ"ляющий выход первого регистра адресасоединен с первым входом седьмого элемента И, выход которого соединен суправляющим входом второго блока памяти, второй адресный выход первогорегистра адреса соединен с адреснымвходом второго блока памяти, выходыкоторого соединены с первыми входамиблока элементов ИЛИ, выход микрооператора третьего блока памяти соедине"ны с вторыми входами блока элементовИЛИ, выход которого является выходом микроопераций устройства, выход регис" тра программ соединен с. адресными входами третьего блока памяти, первый управляющий выход которого соединен совторым входом шестого элемента И ивторым установочным входом регистра программ, второй и третий управляющиевыходы третьего блока памяти соединены соответственно со вторым входом второго элемента И и вторым установочным входом первого регистра адреса,третьим установочным входом регистра программ, третьим установочным входом счетчика тактов, установочным входомрегистра команд и счетным входом счетчика команд, выход которого являетсявыходом адреса устройства, выход второго регистра адреса соединен с адресными входом первого блока памяти, введены регистр теста, блок коррекции,второй коммутатор, блок элементов И,восьмой элемент И, элемент ИЛИ, элеответствия считанных микрокоманд режиму работы устройства, формировать рабочие и диагностические микропрограммы при однократной записи адресов ра 79688мент задержки, сумматор по модулю два,причем информационный, вход устройствасоединен с информационным входом блока коррекции, выход которого соединенс единичным установочным входом счетчика тактов, информационный выход преобразователя кодов дополнения и выходполя дополнения регистра команд соединены соответственно-с первым и вторым информационными входами второго 10коммутатора, выход которого соединенс информационными счетчика тактов,второй управляющий выход третьего блока памяти соединен с первым установочным входом регистра теста, первым 1%входом блока элементов И и через элемент задержки - с первыми управляющи"ми входами второго коммутатора, единичный выход триггера режима соединенс вторым управляющим входом второго Зкоммутатора, первым управляющим входом коррекции, входом первого элемента НБ, первым входом сумматора по модулю два и инверсным входом третьегоэлемента И, выход четвертого элементаИ соединен с вторым установочным,входом регистра тестов, выход которогосоединен с вторым информационным входом блока коррекции, выход пятого эле"мента И соединен с управляющим входомпервого блока памяти, вторым управляющим входом блока коррекции, вторымвходом седьмого элемента И и прямымвходом восьмого элемента И, выход которого соединен с управляющим входомтретьего блока памяти, управляющий, Ззвторой и третий адресный выходы первого регистра адреса соединены соответственно с инверсным входом восьмого элемента И, вторым информационнымвходом регистра программ и вторым вхо 4 фдом сумматора по модулю два;.выход ко.торого соединен с вторым информационным входом второго регистра адреса,третий управляющий выход третьего блока памяти соединен с вторым установоч 4ным входом второго регистра адреса,выход начального адреса микрокомандрегистра команд соединен с вторым входом блока элементов. И, выход которогосоединен с вторым информационным вхо- ЗОдом первого регистра адреса, выходывторого блока памяти соединены с входами элементов ИЛИ, выходы, которых соединены с первым информационным входом первого коммутатора, управляющий ивыход метки второго блока памяти сое. динен с вторым информационным входомпервого коммутатора, выход которого соединен с третьим входом блока пускаостанова, выход блока элементов ИЛИ соединен с информационным входом регистра теста.Кроме того, узел коррекции содержит первый и второй регистры, дешифратор, первый и второй элементы задержки, сумматор по модулю два, элемент И, элемент ИЛИ, причем первый и второй управляющие входы блока соединены соответственно с первым входом элемента И и входом первого элемента задержки, выход которого соединен с синхронизирующими входами первого и второго регистров и через второй элемент задержки - с вторым входом элемента И,выход второго элемента И соединен суправляющим входом дешифратора, выход которого соединен со входами элементаИЛИ, выход элемента ИЛИ является выходом блока, первый информационный входблока соединен с информационным входом первого регистра и первым входомсумматора по модулю два, выход которого соединен с информационными входами второго регистра, второй информационный вход блока и выход первогорегистра соединен соответственно спервым и вторым информационными входами дешифратора, выход втОрого регистра соединен с третьим информационным входом дешифратора и вторым входом сумматора по модулю два.Изобретение обеспечивает повышение быстродействия и достоверность функционирования устройства.Повышение быстродействия достигается за счет обеспечения возможности управления длиной условной диагностической процедуры путем реализации безусловного последовательного алгоритма диагностирования.Повышение достоверности функционирования устройства достигается за счет осуществления контроля соответствия считываемых микрокоманд режиму работы.Введение указанных элементов и связей позволяет осуществлять контроль собочих микрокоманд, а также управлять длиной микродиагностической процедуры, За счет этого повышается достоверность функционирования и быстродействие устройства,На фиг. 1 изображена функциональная схема предлагаемого устройства,5 10ход 56 узла коррекции, соответственнопервый и второй выходы 57, 58 неисправности, соответственно первый, второй, третий и четвертый управляющиевыходы 59-62 третьего блока памяти 19,группа выходов 63 микроопераций блокапамяти 19, выход 64 первого коммутатора, выход 65 микроопераций устройства.Блок пуска-останова (фиг. 2)содержит триггер бб и элемент И 67. Символом 68 на фиг, 2 обозначен выход блока пуска-останова.Преобразователь кодов (фиг. 3) содержит дешифратор 69 с управляющимвходом 43 и информационным входом 44,шифратор 70, имеющий (и+1) выходов,первых из которых образуют отдельнуюгруппу. Символом 71 на Фиг. 3 обозначены выходы дешифратора, К-разрядностьполя кода операции 2 регистра команд1, - номер разряда первого триггерапереполнения 13 счетцика тактов 12.Узел коррекции (фиг: 4) содержитпервый элемент задержки 72, блок сум"маторов по модулю два 73, первый 74и второй 75 регистры, второй. элементзадержки 76, элемент И 77, дешифратор 78 и элемент ИЛИ 79. Символами80 и 81 на фиг. 4 обозначены группывыходов соответственно первого и второго регистров, 56 - выход узла коррекции, в-разрядность тестовых наборов, формируемых устройством, г-разрядность выходных реакций управленияи диагностирования.На Фиг, 5 символом 82 обозначенополе кода операций, 83 - поле допол- "нения, 84 - поле адреса начальной ми"крокоманды, А и А, - адреса началь 1 Иных микрокоманд соответственно рабо"чей и диагностической 1-й микропрог"рдммы, Пр, и П- коды условий соответственно рабочей и диагностической1"й микропрограммы, Н- код допол 9нения длины 1-й диагностической микиропрограммы до емкости (2-1) счетцикатактов 12; и - номер разрядного первого триггера переполнения 13 счетчика тактов, КОв и КОА - код операции соответственно рабочей и диагностической 1-й программы,На фиг. б символами У 59, У 60, У 61У 62 обозначены соответстЪенно 59, 60,61, 62 выходы третьего блока памяти19, У 63 - выход микроопераций, МОкод микроопераций; символы "1" и "0"обозначают наличие соответственно единичного и нулевого сигналов на выходе 9 96881 на фиг2 - функциональная схема узла пуска-останова; на фиг. 3.- функциональная схема преобразователя кодов дополнения, на фиг. 4 - функциональная схема узла коррекции, на фиг, 5- форматы команд, подаваемых на вход устройства, на фиг. 6 - Форматы микрокоманд, формируемых устройством, на фиг. 7 - пример схемы алгоритма микродиагностики, реализуемого,устройст вом; на фиг. 8 - пример таблицы истинности, реализуемой преобразователем кодов; на фиг. 9 - пример таблицы разрешенных наборов узла "дешифратор- элемент ИЛИ" узла коррекции; на фиг.10 - пример таблицы соответствия, описывающей работу преобразователя 5 кодов дополнения (фиг. 3).Устройство (фиг. 1) содержит регистр команд 1 с полем 2 операции, по- рр лем 3 дополнения и полем 4 адреса начальной микрокоманды, преобразователь 5 кодов дополнения, триггер режима 6, второй элемент И 7, элемент задержки 8, регистр теста 9, второй коммутатор 10, узел коррекции 11, счетчик 12 тактов с первым 13 и вторым 14 триггерами переполнения, первый 15, третий 16 и шестой 17 элементы И, регистр программ 18, третий блок памяти 19, первый инвертор 20, элемент ИЛИ 21, первый коммутатор 22, счетчик команд 23, генератор импульсов 24, узел пуска-останова 25, четвертый элемент И 26, второй инвертор 27, пятый элемент3 .И 28, второй регистр адреса 29, первый блок памяти 30, блок элементов И 31, первый регистр адреса 32 с первым адресным 33, третьим адресным полем 34, вторым адресным полем 35 и управляющим полем 36, седьмой 37 и восьмой 38 элементы И, блок сумматоров по модулю два 39, второй блок памяти 40 и первый блок элементов ИЛИ 41.Символом 42 на Фиг. 1 обозначен4 информационный вход команд, управляющий вход 43 преобразователя кодов, информационный вход 44 преобразователя кодов, управляющий выход 45 преобразователя кодов, информационный выход 46 преобразователя кодов, единичный ф выХод 47 триггера режима б, первый информационный вход Ц устройства, выход 49 регистра теста 9, третий выход 50 поля 4 регистра команд 1., адресный выход 51 устройства, выход 52 генера-тора импульсов 24, вход 53 пуска устройства, третий вход 54 узла пускаостанова, выход 55 элемента И 26, вы11 968815 12блока памяти, символ " " означает; что бочем режиме размещается код ПР условий,в данном разряде может быть как "0", проверяемых в обЪекте (например, в опетак и "1", в зависимости от того, вхо- рациснном блоке ЭВИ) программным сподит или нет микрокоманда в диагности- собом и определяющих ход выполненияческую микропрограмму. программы в зависимости от текущихНа фиг, 7 символами Т 1, Т 2, Т 3, Т 4, результатов вычислений. В режиме диТ 5 обозначены соответственно первый, агностики в этом поле размещается таквторой, третий, четвертый и пятый те- же код Н дополнения числа (й) тактовстовые наборы, подаваемые на входы объ- диагностйческой микропрограммы до емекта управления идиагностирования, 16 кости счетчика тактов 12, форматы укаР-выходные реакции объекта на подан- эанных команд показаны на фиг. 5.ные тестовые наборы, причем индекс . Вход 61 регистра команд 1 предназпри символе Р соответствует номеру ре- начены для установки регистра в нуль,акции, С - состояния объекта, харак- вход 42 - для записи информации в ретеризующие тип,и место возникновения 1 Ю гистр,в нем отказа, причем индекс при С со- Преобразователь 5 кодов дополненияответствует номеру состояния, к - ре- в рабочем режиме преобразует код опезультат суммирования по модулю два рации в код Н, дополнения, Этот кодвсех ранее полученных реакций объекта подается на выход 46 и соответствуетс очередной поданной, рЕ минимально возможной длине микропроНа фиг. 8 символами К и Д обозна- граммы выполнения команды, заданнойчены соответственно рабочие и диагнос- кодом операции. На выходе 45 при этомтические команды, индекс при которых формируется нулевой сигнал, В диагносоответствует номеру команды, й - дли- стическом режиме преобразовательна микропрограммы, Н, - код дополне кодов преобразует код операции диаг"ния числа й до емкости (2"-1) счетчи- ностической команды в код, содержащийка тактов 12:Н =(2" -1)-М, и - номер единицу в разряде, соответствующем вы 9разряда первого триггера переполнения ходу 45, и нули во всех разрядах, со 13 счетчика тактов, Х 44 - код опера- ответствующих выходу 46 преобразовации, У 45 - сигнал на выходе 45 преоб- Зя теля 5 кодов дополнения.раэователя кодов дополнения, У 46 - Выдача кодов на выходы преобразосигнал на выходе 46 преобразователя вателя 5 кодов осуществляется при по.кодов, прочерк на пересечении строки даче разрешающего сигнала на его упи столбца означает отсутствие соответ- равляющий вход 43.ствующей информации в формате команды. Триггер 6 режима предназначен для35На фиг. 9 символом Т обозначены . фиксации режима работы устройства. Ратестовые наборы, подаваемые на вход бочему режиму соответствует нулевоеобъекта управления и диагностирования, состояние триггера, а режиму диагносиндекс при.символе Т соответствует но- тики - единичное.меру набора, Х 49 - код тестового. на- Элемент И 7 предназначен для управбора, подаваемый с входа 49 на вторую ления подачей сигнала на вход преобрагруппу информационных входов дешифра- зователя 5 кодов,тора 78 узла коррекции 11, Х 80 - код, Элемент задержки 8 предназначенподаваемый на первую группу информа- для задержки сигнала, разрешающегоционных входов дешифратора 79; Х 8 1 - запись када дополнения Н в счетчик4код, подаваемый на третью группу 81 тактов 12, на время срабатывания элеинформационных входов дешифратора 78, мента И 7 и преобразователя кодов 5С - состояние объекта .управления и ди- Он может быть выполнен, например, наагностирования (согласно фиг. 7), со- О-триггерах.ответствующее моменту возбуждения вы- Регистр теста 9 предназначен дляхода У 56 узла коррекции 11,30.хранения теста, поданного на объектРассмотрим назначение элементов управления и диагностирования,устройства (фиг, 1). Второй коммутатор 10 предназаченРегистр команд 1 предназначен для для управления записью кода дополнехранения кода выполняемой команды. ния в счетчик тактов 12,В любом режиме в поле 2 размещает- . Узел коррекции 11 предназначен дляИся код операции КО, а в поле 4 - ад- формирования сигнала на установку всехрес А 1 начальной микрокоманды реали- разрядов счетчика тактов 12 в единичзуемой микропрограммы. В поле 3 в ра- ное состояние в момент появления на13 9688выходе объекта управления и диагностирования такой реакции на поданный тестовый набор, которая позволяет с требуемой глубиной однозначно определятьместо отказа в объекте. По этому сиг- зналу прекращается диагностированиеобъекта. Место отказа в объекте можетбыть определено, например операторомпо диагностическим таблицам, входящимобычно в состав эксплуатационно-технической документации ЭВМ, либо самойЭВМ программным способом. Исходнымиданными для этого поиска являются номер последнего поданного тестового на"бора, код последней полученной реак- дции и поразрядная сумма по модулю .двареакций объекта на все предыдущие наборы с реакцией объекта на последнийтестовый набор,Счетчик тактов 12 предназначен дляподсчета количества сформированныхустройством микрокоманд и осуществления: в рабочем режиме - проверки попадания времени (Тр ) выполнения микропрограммы в интервал между установ уками для него нижней (Т ) и верхнейюи(Т ) границамийауТфТ Ти,с,а в режиме диагностики - управлениедлительностью диагностической проце- Зрдуры.При соблюдении этого соотношенияв рабочем режиме к моменту окончанияреализации микропрограммы триггер переполнения 13 должен установиться вединицу, а триггер переполнения 14остаться в нуле.Если же произойдет пропуск микрокоманды, то левая часть приведенногонеравенства нарушится, При этом к моменту окончания микропрограммы триггеры 13 и 14 останутся в нуле.Если же в результате отказов илисбоев будут сформированы "лишние" микрокоманды, то нарушается пр вая частьнеравенства. Это будет зафиксированоединичным состоянием триггеров 13 и 14., Элемент И 15 предназначен для формирования сигнала на прекращение процесса микродиагностики, как только количество обработанных тактов достигнет заданного,Элемент И 16 предназначен для формирования сигнала неисправности устройства при нарушении соогношения5,6 ТС т, е. когда количество тактоввыполнения микропрограммы окажется вы.ше максимального возможного для реализуемой микропрограммы,15 14Элемент И 17 предназначен для формирования сигнала неисправности устройства при нарушении соотношения 1ЪТ адресов рабочих микрокоманд,считываемых из блока памяти 19.Блок памяти 19 предназначен дляхранения и выдачи операционных частейрабочих микрокоманд. Форматы микрокоманд, записанных в блоке, показанына фиг, 6, На выходе 59 .при считывании конечной микрокоманды рабочеймикропрограммы подается сигнал окончания операции, на выход 60 сигнал подается при выполнении начальной фазырабочих и диагностических микропрограмм, на выход 61 сигнал подается привыполнении заключительной микрокоманды рабочих и диагностических микропро.грамм, на выход 62 сигнал подается водну из диагностических микропрограмми может выполняться лишь только в рабочем режиме. На выход 63 подаютсясигналы микроопераций, поступающие навходы объекта управления и диагностирования,Инвертор 20 предназначен для формирования сигнала управления первымкоммутатором 22. Элемент ИЛИ 21 предназначен для обнаружения факта считывания микрокоманды из блока памяти 40,Первый коммутатор 22 предназначендля проверки соответствия типа микрокоманд, считываемых из блоков памяти19 и 40, режиму работы устройства иформирования сигнала на выходе 65 назапрет функционирования устройства принарушении этого соответствия.Счетчик команд 23 предназначен дляформирования и выдачи на выход 51 очередной команды по сигналам с выхода61 блока памяти 19 в зависимости отадреса, заданного в поле 4 регистракоманд 1.Генератор импульсов 24 предназначен для формирования импульсов считывания,Узел пуска-останова 25 предназначен для управления подачей импульсовс генератора 24 при наличии единичного разрешающего сигнала на входе 53и нулевого сигнала на входе 54,Элемент И 26 предназначен для управления переходом устройства в рабочий режим по окончании реализации диагностикой микропрограммы,Элементы НЕ 27 и И 28 предназначены для управления подачей импульсовсчитывания на счетный вход счетчика15 9688Регистр адреса 29 предназначен для хранения адресов адресных микрокоманд. считываемых из блока памяти 30.Блок элементов И 31 предназначен для управления записью адресов началь-ных микрокоманд в регистр адреса 32.Регистр адреса 32 предназначен для хранения адресных микрокоманд, считываемых из блока памяти 30. В поле 34 задается переменная часть собственно О го поля адреса очередной адресной микрокоманды, в поле 33 - постоянная часть этого адреса.В поле 34 задается адрес рабочей или специальной микрокоманды, подле- М жащей считыванию из блоков памяти 19 и 36 соответственно. В поле 36 задается метка типа микрокоманды, наличие . которой свидетельствует о том, что в :поле 35 задан адрес специальной микро-з команды. Отсутствию метки соответствует адрес рабочей микрокоманды.Элементы И 37, И 38 управляют подачей импульсов считывания на управляющие входы блоков памяти 40 и 19 соот-ветственно.Блок сумматоров по модулю два 39 предназначен для модификации переменной части адреса адресных микрокоманд в режиме диагностики, В рабочем режи" ме разряды переменной части адреса поступают на выход блока сумматоров без изменений, так как на его управляющий вход подается нулевой сигнал с единичного выхода триггера режима 6.Блок памяти 40 предназначен для хранения операционных частей специальных микрокоманд, Блок элементов ИЛИ 41 предназначен для под 4 чи операционных частей рабочих и специальных микрокоманд на выход 65 устройства.Триггер 66 узла пуска-останова предназначен для запоминания сигналов разрешения и запрещения работы устройства на входах 53 и 54 соответственно. Элемент И 67 предназначен для управ- фф ления подачей импульсов с выхода 52 генератора импульсов на выход 68 узла. Дешифратор 69 преобразователя кодов 5 предназначен для дешифрации К- разрядного кода операции и возбуждения соответствующей выходной шины 71 при наличии разрешающего сигнала на управляющем входе 43. Шифратор 70 преобразует подаваемый на него (2 )-раз-рядный унитарный код в (и+1)-разрядный код, в котором п первых разрядов задают код Н дополнения длины И мик 15 16ропрограммы, а (и+1)-й разряд кодазадает состояние триггера 6 режима.Логика работы преобразователя 5 ко-.дов может быть пояснена примером таблицы истинности, приведенной на фиг. 8.В этом примере К=3 а=5Регистр 74 узла коррекции 11 предназначен для запоминания реакции объекта управления и диагностирования наочередной тестовый набор.Регистр 75 предназначен для запоминания результата поразрядного суммирования по модулю два реакций объекта на последний тестовый набор ивсе наборы, предшествовавшие ему.Сумматор по модулю два 73 осуществляет поразрядное суммирование реакций объекта на очередной тестовый набор с поразрядной Суммой по модулюдва реакций объекта на все предыдущиетестовйе наборы.Элемент задержки 72 предназначендля задержки импульса считывания микрокоманд, поСтупающего через вход 49узла на входы регистров 74 и 75, навремя, необходимое для нормированияреакции объекта на поданный тестовыйнабор,Элемент задержки 76 предназначендля задержки синхроимпульса на время,необходимое для установки кода реакции на регистр 75,Элемент И 77 предназначен для управления подачей разрешающего сигналана управляющий вход дешифратора 78.Дешифратор 78 предназначен для формирования сигнала на одном из выходовв момент появления такой реакции объекта на поданный тестовый набор, которая позволяет однозначно определитьместо отказа в объекте (т. е. определить его состояние (фиг. 7,Элемент ИЛИ 79 Формирует сигнал навыходе 56 узла коррекции при появленииединичного сигнала на какой-либо извыходов дешифратора 78.Логика работы дешифратора 78 можетбыть пояснена на примере реализацииустройством алгоритма диагностирования, схема которого приведена на фиг. 7.В этом примере в=3,г=4, Задача дешифратора при этом - обнаружить моментпопадания в состояние С 1-С 7 и сформировать сигнал на прекращение этогопроцесса, не ожидая, когда на объектбудут поданы все тестовые наборы, вхо- .дящие в алгоритм диагностирования. Засчет этого и будет достигнуто сокращение времени выполнения алгоритма17 96881диагностирования, а следовательно, будет обеспечено и повышение быстродействия устройства. Так как каждому указанному состоянию однозначно соответствует определенная комбинация кодатестового набора, реакция объекта наэтот набор и суммы по модулю два этойреакции со всеми предыдущими реакциями, то выходы дешифратора 78 должнывозбуждать только при появлении указанных комбинаций сигналов на его вы-.ходах, Это и показано в соответствующей фиг. 7 таблице разрешенных наборов узла "дешифратор 78 - элемент ИЛИ79", представленной на Фиг. 9 и соответствующей алгоритму на фиг. 7.Элементы задержки 72 и 76 могутбыть выполнены, например, на 0-триггерах,Рассмотрим работу устройства. щОна возможна в диагностическом ирабочем режимах.Независимо рт режима, перед запуском устройства в работу все его элементы памяти устанавливаются в нуль. 25Затем в регистр команд 1 записываетсякод команды. Рабочая команда имеетформат, представленный на фиг. 5 а,диагностическая - на фиг. 5 б.С поля 2 регистра 1 на информационный вход регистра программ 18 поступает код операции, устанавливающийна регистре адрес микрокоманды, которая называется начальной фазой микропрограммы. С нее начинается любая диагностическая и рабочая микропрограм 35ма. Далее при подаче разрешающего сигнала на вход 53 устройства импульссчитывания от генератора 24 проходитчерез блок 25 пуска-останова и эле 40мент И 28 на считывающий вход блокапамяти 30. Так как в регистре 29 приэтом установлен нулевой код, то состояние выходов блока памяти 30 приэтом останется нулевым, Через элементИ 38 импульс также поступает на счи 45тывающий вход блока памяти 19 и счи,тывает из него начальную фазу микро;программы. При этом подается единич 1 ный сигнал на выход 60 блока, по которому через открытый элемент И 7 по фдается разрешающий сигнал на вход 43преобразователя кодов 5 и устанавливается в нуль регистр теста .9.Если код, подаваемый на группу йнформационных входов 44 преобразователя кодов 5, задает диагностическуюмикропрограмму, то сигналы на его группе выходов 46 останутся нулевыми, а 5 18сигнал на выходе 45 станет единичным и установит триггер 6 режима в единичное состояние, зафиксировав переход устройства в режим диагностики. После срабатывания преобразователя кодов 5 сигнал с выхода 60 блока памяти 19 через элемент задержки 8 открывает входы второго коммутатора 10, в резу-, льтате чего код дополнения Н длины й диагностической микропрограммы до емкости (2 -1) счетчика тактов 12 сиполя 3 регистра 1 поступает на вход счетчика тактов 12 и записывается в ,него.Тем же сигналом с выхода 60 блока памяти 19 открывается блок элементов И 31, в результате чего с поля 4 в регистр адреса 32 поступает адрес первой адресной микрокоманды и адрес пер" вой микрокоманды диагностической мик" ропрограммы. Адрес первой адресной микрокоманды с полей 33 и 34 поступает в регистр адреса 29, при этом переменная часть адреса с поля 34 модифицируется блоком сумматоров по модулю два 39, на управляющий вход которого подан единичный сигнал с единичного выхода триггера 6 режима. Адрес первой микрокоманды диагностической микропрограммы с поля 35 подается на блок памяти 40, а через регистр 18- на блок памяти 19. При этом сигналом с поля 36 (метка типа микрокоманды) открывается элемент И 37 или И 38, подготавливая путь для прохождения импульса считывания. Если в поле 35 записан адрес рабочей микрокоманды, то метка в поле 36 отсутствует, вследствие чего открытым окажется элемент И 38, который подает очередной импульс считывания на блок памяти 19, Если же в поле 35 записан адрес специальной микрокоманды, в поле 36 будет записана метка, по которой будет закрыт эле. мент И 38 и откроется элемент И 37, через который очередной импульс счи" тывания поступает на блок памяти 40, Сигналы минроопераций считанной диагностической микрокоманды через блок элементов ИЛИ 41 поступают на выход 65 устройства.Этим же импульсом в счетчик тактов 12 добавляется единица, а из блока памяти 30 считывается первая адресная микрокоманда; которая записывается в регистр 31. С полей 33 и 34 регистра в регистр адреса 29 поступает сформированный аналогично вышеописанному адрес следующей адресной микрокоман