Устройство для выделения признаков при распознавании случайных сигналов

(И) (31) 51)5 6 06 К 9/О ИЕ ИЗОБРЕТЕНСВИДЕТЕЛЬСТВУ К АВТОРСКО ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССРГОСПАТЕНТ СССР)(71) Харьковский институт радиоэлектроники им. акад, М.К,Янгеля(54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ПРИЗНАКОВ ПРИ РАСПОЗНАВАНИИ СЛУЧАЙНЫХ СИГНАЛОВ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания слуИзобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания случайных сигналов, в частности. для. выделения признаков радиолокационных сигналов при вариациях ширины и смещения их спектра.Цель изобретения - расширести применения за счет обеспечможности увеличенияраспознаваемых сигналов,На фиг.1 приведена структурная схема предлагаемого устройства; на фиг.2 - . структурная схема анализатора; на фиг.3 - структурная схема блока оценки параметров; на фиг.4 - структурная схема блока для определения экстремальных чисел; на фиг.5 - структурная схема вычислителя; на фиг.6 -чайных сигналов, в частности для выделения признаков радиолокационных сигналов при вариациях ширины и смещения их спектра, Цель изобретения - расширение области применения зэ счет обеспечения возможности увеличения класса распознаваемых сигналов. Цель достигается введением в известное устройство второго аналого-цифрового преобразователя, второго квадратора, второго сумматора, регистра, блока оценки параметров, блока определения экстремальных чисел, третьего сумматора, второго блока постоянной памяти, второго регистра, двух счетчиков, третьего регистра, трех элементов задержки, блока вычитания, второго умножителя, элемента ИЛ И-Н Е, элемента Н Е, 5 з. п,ф-л ы, 9 ил. структурная схема шифратора; на фиг,7 - структурная схема блока вычитания; на фиг.8 - пример выполнения структурной схемы узла элементов И; на фиг.9 - пример выполнения структурной схемы элемента сравнения.Устройство для выделения признаков при распознавании случайных сигналов содержит первый 1 аналого-цифровой преобразователь, первый 2 аналоговый вход устройства, анализатор 3, первый 4 квадрэтор, первый сумматор 5, второй 6 аналогоцифровой преобразователь,. второй 7 аналоговый вход устройства, второй 8 квадратор, второй 9 сумматор, первый 10 регистр, первый 11 блок постоянной памяти, блок 12 оценки параметров, блок 13 определения экстремальных чисел, третий 14 сум 1797134 20выход которого соединен с,адресным входом каждого иэ и блоков памяти, первый и второй информационные выходы которых соединены с первыми информационными входами сумматоров соответственно первой и второй групп, выходы сумматоров первой и второй групп соединены С информационными входами регистров соответственно первой и второй группы, выходы регистров первой и второй групп соединены .соответственно с первым и вторым входом каждого иэ и вычислителей и вторыми информационными входами сумматоров соответственно первой и второй группы сумматоров, выходы вычислителей являются группой информационных выходов анализатора.4. Устройство поп.1, отл ичв ющеес я тем, что блок определения экстремальных чисел содержит (и) групп элементов сравнения и и элементов И, каждая -я группа элементов сравнения состоит изэлементов сравнения, первые информационные входы элементов сравнения (-1)-й группы элементов сравнения объединены. соединены с вторыми входами -х схем сравнения всех групп элементов сравнения.и являются группой информационных входов блока, первый выход каждого -го элемента сравнения каждой (+1)-й группы подключен к -му входу (+1)-го элемента И группы элементов И, второй выход каждого -го элемента сравнения каждой -й группы элементов сравнения подключен к -му входу -го элемента И группы элементов И, выходы элементов И группы элементов И являются группой информационных выходов блока.5. Устройство по п.2, о т л и ч а ю щ е ес я тем, что вычислитель содержит (и) сумматоров, (и) элементов сравнения, шифратор, первые входы всех элементов, сравнения объединены и являются устано. вочным. входом вычислителя, выходы элементов сравнения соединены с соответствующими информационными входами шифратора, первый, второй информациойный вход первого сумматора и вторые информационные входы остальных сумматоров являются группой информационных входов вычислителя, выходы (и) сумматоров соединены соответственно с вторыми входами (п) элементов сравнения, выходы 1-(и)-го сумматоров соединены соответст- веннО с первыми входами 2-(и)-х суммато-. ров,6; Устройство по п.5, о т л и ч а ю щ е е. с я тем, что шифратор содержит 1 сир 2(п)-1) элементов контроля четности, выходы которых являются группой информационных выходов шифратора, соответствующие входы элементов контроля четности являются группой информационных входов шифратора, причем )-й вход -го элемента контроля четности является 2 дг информационным входом оти ратора, где= 1, 2 ортп) 13,-1,2 п/2.1, а ортпй информационный выход иэ группы информационных выходов шифратора объединен с и/2-м информационным входом иэ группы информационных входов шифратора.1797134Составитель И.Голенищев едактор Т.Шагова Техред М.Моргентал. Корректор О,Кравцов аказ 655 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5роиэводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1797134матор, второй блок постоянной памяти, второй 16 регистр, первый 17 и второй 18 счетчики, третий 19 регистр, первый 20, второй21 и третий 22 элементы задержки, блок 23вычитания, первый 241 и второй 242 умножители, схема ИЛИ-НЕ 25, схема НЕ 26, входная шина 27 порога устройства, выходныешины 28128 о, вход синхронизации 29 устройства, вход начальной установки 30 устройства, выход сопровождения выдачи 10информации 31 устройства.Анализатор 3 (фиг.2) содержит первую321 и вторую 322 входные информационныешины, постоянные запоминающие устройства 33133 п, сумматоры 341.34 о первой 15гРУппы, сУмматоРов 351,35 л.втоРой гРУпПЫ, РЕГИСТРОВ 361,36 о ПЕРВОЙ ГРУППЫ, РЕги ст ров 371.,37 п второй группы, схемВЫЧИСЛЕНИЯ 38138 о фуНКцИИ у = Х 12+ Х 2,гсхему НЕ 39, счетчик 40, выходные шины 2041141 вход 42 установки, первый 431 ивторой 432 тактовые входы,Блок 12 оценки параметров (фиг.З) содержит входные информационные шины441, .44 п, первый 451 и второй 452 вычислительные блоки, первую группу и узлов схемИ 46146 о, вторую группу узлов схем И461 4 бо, первую группу исхем ИЛИ471 ,47(о), вторую группу(и) схем ИЛИ471 ,47(-1), входы порога 49, входную 30шину 50150 о номера канала, первую 511и втОрую 512 выходные информационныешины.Блок 13 для определения. экстремальных чисел (фиг.4) содержит и входных информационных шин 52152 (и) группсхем сравнения 53 53, причем 1-я груп 1 о па схем сравнения 531 состоит из 1 схемсравнения 531 53 соответственно, и эле 1ментов И 54154 выходную шину 40551; 55 оКаждый из вычислительных блоков 451и 45(фиг,5) содержит и входных информационных шин 561.5 бо, (и) сумматоров. 571.57(п) (и) схем сравнения 58158(л),схему 59 шифрования, выходную Шину 60вычислительного блока, входную шину порога 61 вычислительного блока. Входнаяшина порога 61 вычислительного блока является первыми входами (и) схем сравнения 58158(о). Выходы (и) схемсравнения 58158(о.1 являются 1(и)входами схемы шифрования 59. Входныеинформационные шины 561,56 о соединены соответственно с первым входом первого 571 сумматора, со вторыми входамисумматоров 57157(о). Выходы сумматоров 571,.,57(о) являются вторыми входами(и) схем сРавнениЯ 581, ,58(о), Выходысумматоров 571,571-2) соответственно соединены с первыми входами сумматоров572,. ,57(п),Шифратор (фиг,б) содержит 1 од 2(и)-1СХЕМ КОНтрОЛя ЧЕтНОСтИ 621,621 од 2(о)-1, (И 1) входов 63163 о, выходную шину641,641 од 2(о)-1. В ы х одн а я ш и на641. 641 од 2(о)-1 СООтВЕтСт ВЕН НО я ВЛяЕтСя ВЫходами 1 од 2(о)-1 схем контроля четности .621.62 од 2(пи и/2 входом 63 оа схемышифрования. )-й вход 1-й схемы контролячетности 62, где 1 = 1,2,(1 од(и)-1, ) =1,2,1 и/2( -1 подключен к 2 ) входу63(2шифратора,Блок 23.вычитания (фиг.7) содержитшифратор 65, и-разрядный двухвходовыйсумматор 66, 1-схем НЕ 671.672.67, первая2 -разрядная входная шина 68 блока вычитания, где 681682 соответствующие раз 1ряды входной шины 68, вторую 1-разряднуювходную шину 69, где 691691 соответствующие разряды входной шины 69 блока вычитания, разрядная выходная шина 70блока вычитания, где 701701 соответствующие разряды выходной шины 70, при этомпервая входная шина 68 соединена соответственно с 2 входами шифратора 65, выходыкоторого соответственно соединены с первыми входами двухвходового сумматора 66,выходы которого являются 1-разрядной выходной шиной блока 23 вычитания, крометого 1-е разряды второй входной шины 68 ьгде 1=1,21 соответственно соединены свходами 1-х схем НЕ 66, выходы которыхявляются соответствующими разрядамивторых входов двухвходового сумматора 66,Узел элементов И 46 (фиг,8) содержитсхему И 71171 ь, первые входы 721, 72 ь,второй вход 73, выходы 74174 ь, при этомпервые входы 72 подключены к первым входам)-х схем И 711, выходы которых являютсявыходами 74, где ) = 1Ь, кроме того, второй вход 73 подключен ко вторым входамвсех схем И 711,71 ь,Элемент сравнения 53 (фиг.9) содержиткаскадное соединение компараторов 75,схему НЕ 76, первую 77 и вторую 78 входныешины, первый 79 и второй 80 выходы, причем первая 77 и вторая 78 входные шинысоответственно подключены к первым и вторым входам каскадного соединения компараторов 75, выход которого подключен кпервому 79 выходу схемы сравнения 53 ивходу схемы НЕ 76, выход которой являетсявторым выходом схемы сравнения 53,Устройство работает следующим образом.На вход начальной установки 30 устройства подается положительный импульс, который производит начальную установкупервого 17 и второго 18 счетчиков, цифрового анализатора 3 спектра и первого 10 регистра через схему ИЛИ-НЕ 25, второго 16 и третьего 19 регистров через схему НЕ 26.На вход синхронизации 29 устройства поступают тактовые импульсы. Первый 17 счетчик работает в режиме обратного счета тактовых импульсов синхронизации устройства, поступающих на счетнь)й вход "-1" первого 17 счетчика. Так как отрицательный импульс с выхода заема первого 17 счетчика поступает на вход записи информации первого 17 счетчика, то коэффициент пересчета (модуль пересчета) будет соответствовать коду И на информационных входах первого счетчика 17, В начальный период работы устройства на информационных входах первого 17 счетчика нулевой код, так как второй 16 регистр был ранее установлен, что соответствует минимальному коэффициенту деления, коэффициенту пересчета тактовых импульсов синхронизации устройства первым 17 счетчиком, Второй 18 счетчик производит счет количества импульсов заема первого 17 счетчикаРаспознаваемый случайный сигнал в виде двух квэдратурных составляющих аналогового сигнала синфазной ВеЯЬх(1) и квадратурной МЯЬх(1) с первого 2 и второго 7 аналоговых входов поступают на входы первого 1 и второго 6 аналого-цифровых преобразователей соответственно, где происходят квантования по уровням и дискретизации во времени выше указанных аналоговых сигналов, при этом период временной дискретизации прямо пропорционален коэффициенту пересчетапервого 17 счетчика, импульсы заема которого поступают на вход синхронизации первого 1 и второго 6 аналого-цифровых преобразователей,Первый 4 и второй 8 квадраторы производят возведения в квадрат цифровых отсчетов йеЯ(п) первого 1 и отсчетов 1 гпЯ(п) второго б аналого-цифровых преобразователей соответственно, Результаты суммирований кодов с выходов первого 4 и второго 8 квадраторов на первом 5 сумматорелоступают на первые информационные входы второго 9 сумматора, где ироисходит суммирование с кодами, хранимыми в первом 10 регистре, Код с выходов второго 9 сумматора.по фронту импульса с выхода первого 20 элемента задержки, который задерживает импульс заема. первого 17 счетчика, записывается в первый 10 регистр. Таким образом, в первом 10 регистре происходит накопление квадрированных цифровых отсчетов в соответствии с выражением Р =ейеБ(п)+(щБп )п =1Второй 24 умножитель производит умножение кода Р, хранимого в первом регистре 10, на код О с входной шины 27 порога,при этом результат умножения П поступаетна входную шину 49 порога вычислительно,го блока 12,Цифровые отсчеты с выходов первого 1и второго 6 аналого-цифровых преобразователей в виде синфазной ВеЯ(п) и квадратурной вЯ(п) составляющих поступают напервые и вторые адресные входы первого 11постоянного запоминающего устройства,В каждом цикле работы устройства длявыделения признаков первый 241 умножитель производит умножение кода Ирг с выхода третьего 19 регистра, содержимоекоторого ИрР = 0 в первом цикле вследствиеначальной установки третьего 19 регистра,на коды А(1), выдаваемые с информационных выходов второго 18 счетчика в соответствии с формулой1/ =И, А,где К - номер импульса относительно началацикла на счетном входе второго 18 счетчика;ИрР - содержимое третьего 19 регистра;ф (1) - код нэ третьем адресном входетретьего 19 регистра.Результаты умножений фпоступаютс выходов первого 241 умножителя натретьи адресные входы первого блока 11постоянной памяти, который запрограммирован при изготоьлении устройства и производит вычисления табличным способом всоответствии с выражениями;йеБпр(1) = ВеЯ(1)соз(2 л. 1/) (1)/М) ++вЯ(с) з)п(2 л 1/)(с)/й);40 . гпмнп) = п 15 соз(2 л 1/) (с)/М)- -йеЯ(1)з 1 п(2 л 1/) Щ/И),где ЙеЯпр(к) - синфэзнэя составляющая преобразованных отсчетов;гпЯпр(К) - квэдратурная составляющая45 преобразованных отсчетов;М - количество разрядов третьего адресного входа первого блока постояннойпамяти;1/)(1) - коды на третьем адресном входепервого 11 блока постоянной памяти;ЯеЯ(К) - коды на первом адресном входе.первого 11 блока постоянной памяти;1 вЯ(1) - коды на втором адресном входе. первого блока 11 постоянной памяти.Таким образом, происходит преобразование цифровых отсчетов с первого 1 и второго 6 аналого-цифровых преобразователей,соответствующее переносу спектра информации в низко-частотную область спектра..При этом в первом цикле перенос спектра не1797134 В/(е) = нут- апопроисходит, что соответствует режиму поиска частоты преобразования.Вычисленные отсчеты Везир(е),1 еЯор(е) поступают с первых и вторых ийформационных выходов первого блока 11 5постоянной памяти на первые и вторые информационные входы анализатора 3,. Анализатор 3 спектра работает следующим образом,В начале циклов работы цифрового аналиэатора 3 спектра инверсный импульс совхода установки 42 поступает на входы установки гашения регистров 361,36 о первой группы, на входы установки гашения .регистров 371,;,37 о второй группы, через 15схему НЕ 39 на вход установки счетчика 40,в результате чего регистры 36136 о первойгруппы, регистры 371.37, второй группы исчетчик 40 сбрасываются,На второй тактовый вход цифрового 20анализатора 3 спектра поступают импульсы, количество которых подсчитывает счетчик 40.Постоянные запоминающие устройства3333 о, которые запрограммированы при 25изготовлении устройства по кодам Вечор(е),1 еЯпр(е) на первой 32 и второй 322 информационных шинах, состояние счетчика 40вычисляют табличным способом выходныеинформационные отсчеты в соответствии с 30выражениями;ВеХ(е) - ВеЧ(е) Вечор(е) -еЧ(е)1 еЯпр(е);1 еХ(е) 1 еЧ(е) ВеЯпр(е) + ВеЧ(е)1 е Зп р(е), 35где ВеХ(е) - реальная составляющая напервых выходах постоянных запоминающих устройств 331;еХ(е) - мнимая составляющая на вторых выходах постоянных запоминающих устройств 331;ВеЧ(е) - реальная составляющая вреннего коэффициента постоянного эминающего устройства 331,1 еЧ(е) - мнимая составляющая внутреннего коэффициента постоянного запоминающего устройства 331;Везир(е) - . синфазная составляющаяпреобразованных е-ых отсчетов на первыхинформационных входах цифрового анализатора 3 спектра;1 еЯпр(е) - квадратурная составляющаяпреобразованных ги-х отсчетов на вторыхинформационных входах цифрового анализатора 3 спектра; 55е - коды на информационных выходахпервого 17 счетчика,Реальная ВеМ(е) и мнимая 1 еЧ(е) составляющие внутренних коэффициентовблоков 33 формируются таблично в блоках 8 331,33 о равны произведениям функций окон Ще) (например Хемминга, Кайзера, прямоугольного и т,д.) и базисной функции дискретного преобразования С 1(е):Ч(е) = ВеЧ(е)+)1 еЧ(е) = В/(е) С(е),Примеры различных окон В/(е) приведены ниже, Окно прямоугольное; Ще) =1 Окно треугольное; В/(е) = 1 - (е)/и Окно Хемминга: Ще) = 0,54+ 0,46 соз(й е/и) Окно Кайзера: В/(ги) = (1 о(3 т (1-е/и /(1 о(3 7 г, где 1 о(г) = Х- 11)1=о 2 Окно Парзена: 6 е 2 6 е (1и Пдляе = 0,1 и/2+ и 2) соз(27 г ги/и)-аэсоз(Зл е/и), где ао = 0,63588; а= 0,4883; а 2 =- 0,1413; аз = 0,0117.Базисная функция спектрального преобразования соответствует выражению:Се(е) = ехрЦ 2 7 г ) = соз(2 л )+щ 1 гпП П +)зи (2 7 г)вгде 1 =. 1,2,. ,и; е = 1,2и.По фронту е-х относительно начала цикла импульсов на первом тактовом входе цифрового анализатора 3 спектра, которые задержаны на элементе задержки 23 по отношению к фронтам импульсов на втором тактовом входе цифрового анализатора 3 спектра, результаты суммирований сумматорами 3434 о первой группы кодов цифровых отсчетов с первых выходов постоянных запоминающих устройств 3333 о с содержимыми соответствующих регистров 361,36 о первой группы записываются в регистры 36,36 о первой группы, а результаты суммирований сумматорами 35135 п второй группы кодов цифровых отсчетов со вторых выходов постоянных за 1797134 10поминающих устройств 33133 п с содержимыми соответствующих регистров37137 л втоРой гРУппы записываютсЯ в РеГИСтРаХ 37137 л ВтОРОй ГРУППЫ,Таким образом, в регистрах 361,36 Ппервой группы и регистрах 37137 л второйгруппы происходят вычисления реальныхВеУ и мнимых п 1 У составляющих дискретного спектра;йеУ -Яехт) = , (Вен(т)в =1 в =1Вепр(т) -1 тЧ(п 1) л 1 пр(гп);Пу,:х =у рщнщ)в =1 в =1Ве 5 пр(п 1) - ВеЯпр(п 1) + Веч(п 1) п 15 пр(п 1),где = 1,2п.Реальная ВеУ и мнимаяеУ составляющие дискретного спектра поступают напервые и вторые адресные входы схем38138 п вычисления функции У = Х 1 г+ Хгг,где. вычисляют;Уг: ВеУг+щУггде= 1,2, .и.Блок для определения экстремальныхчисел работает следующим образом,Коды Х 1 - Хп чисел одновременно подаются на входы 521, 52 г,52 л, при этом навход 52 подается код, соответствующийчислу Х. Затем одновременно все схемысравнения двух чисел вырабатывают двоич.ные признаки попарного сравнения двухвходных чисел на выходах "АВ" и "АВ",которые являются первыми и вторыми выходами схем сравнения.. Поскольку вход 52 связан с первым входом схем сравнения (1-1)-й группы, а вход 52. - с вторым входом каждой)-й схемы сравнения всех групп схем сравнения, то сигнал,вырабатываемый на выходах схемы сравнения двух чисел 53 . т,е. 1-й схемы сравнеЬ 1ния, (1-1)-й группы, представляетсявыражением для первого выхода:о 1 = 39 п(Х 1-1- Х) (8)для второго выхода:9 = Р(9)где Хь 1 и Х 1-(1-1)-е и)-е входное число соответственно; 1,)1, п, риче 1+ ) =(и)ри этабривиатура з 9 п, оисывающая атеатичЕс"ую фуа"цию тризвьагаргуеата Евыражеаие;1, если Л 0зцп(Е) = (10)О, если 20Из выражений (8) и (9) следует, что еслиХ"Х 1, то на первом и втором выходахсхемы сравнения 53 будут уровни, соответствующие логическому "0" и "1", что соответствует приоритету чисел с меньшиминомерами, т.е. числа Х над числом Х.1. где 1(1-1).Сравнение числа Х, соответствующеговходу 52, с числом Х 1Хп, кроме Х, соот ветствующие входам 52152 п, кроме 52, происходит на 1(1-1) схемах сравнения (1-1) группы и всхеме сравнения .(-1) групп.Так как сравниваемое число Х подаетсяна первые входы 1(1-1) схем 531 .521-1 10 сравнения (-1)-й группы и вторые входы (-х схем 531.,53" сравнения 1,(п) групп, то число х максимально, когда появляются единицы на первом выходе 1,(1-1) схемЬ 1 И531 53-1 сравнения (1-1)-й группы и по являются единицы на втором выходе 1-х схем 531.53" сравнения 1(п) групп, которые поступают на схему В 541, в результате чего на -м выходе 55 устройства появляется единичный сигнал. 20 Следовательно, номера всех максимальных чисел из данного входного набора чисел определяется из условиявах =з 9 ч( Х Р 25п - 1 +ц - (п),=Блок 12 оценки параметров работаетследующим образом, 30д гНа входы первых 47147 ли вторых 47147 пэлементов ИЛИ поступают номера каналов максимальных значений спектра со входов 501,.,50 п входной шины номера канала, которые определяютлогические уровни на В на выходах первых 471 схем ИЛИ и логические уровни В на выходах вторых 47 схем ИЛИ, где =1, ивгсоответствии с выражениями; 40 г В = А 1 ЛАгЛ ЛА+1: (12)В .= А+1 Л А+гЛ "ИАпгде А - логический уровень на входе 50 номера канала;В - логический уровень на выходе первого 47 элемента ИЛИ; В; - логический уровень на выходе вто,г рого 47 элемента ИЛИ;. - номер схемы ИЛИ (1=1, и);4 - . знак логической дизьюнкции логиче ского сложения, логического ИЛИ,Как следует из выражения (12), на входах первых 461 .46 п и вторых 461, 46 лг г г пп всех узлов схем И значения В, где)"1,(п, 1=1, 2, при А = 1 соответствуют выра жению:О, при + 1 В1,при+1О, при) (+1 В 21, при )(+1Таким образом, со входных 44144 о информационных шин блока 12 оценивания параметров через первые 46 о, 46 П461 элементы,И на входые шины 52 о521 первого 451 вычислительного блока поступают значения оценок спектра, номера которых не выше номера максимальной частоты, т,е. )(+1, а через вторые 46146 о элементы И на входные шины 521 52 п второго 452 вычислительного блока - значения оценок спектра, номера которых не ниже номера максимальной частоты, т.е, )+1.Первый 451 и второй 452 вычислительные блоки работают следующим образом.На ВХОДНЫЕ 52152 о ИНфОРМаЦИОННЫЕ входы вычислительного блока поступают коды, соответствующие числам Вь где (=1,2п.Результат суммирования в сумматоре 57) соответствует выражению; В, =В, (14) Коды результата суммирования на сумматора 571, где=-1, п, сравнивают с кодом на входной шине 61 порога П схемами сравнения 58.57 п, что соответствует выражению: С) = здп(П - Е),О,ф 0 где здп = (15)1,ф 0Схема 59 шифрования работает следующим образом,На входы (од 2(п) схем контроля четно- СтИ ПОСтуПаЮт С и ВХОДОВ 63163 о СХЕМЫ шифрования логические уровни С 1Со,При этом логические уровни на выходе )-й схемы 62 контроля четности, где ) = 1 од 2(п), соответствуют операции суммирования по модулю 2 коэффициентов Су, где- (=1 и2б)= ," 1 (щоб 2) (16)) = 1,092(п)б) уровни нэ выходе схемы контроля четности.2 22Коды 0 = (б 1,б 2 боуг(о)1), 02 (б 1 б 2 боцг(п) ) СООтВЕтСтВЕННО ВЫдаЮтСя НЭ ПЕРВЫЕ 511(641 ,64 Ьог(о.1) ) И ВтарЫЕ 512(64164 )оог(пВЫХОДНЫЕ ШИНЫгблока 13 оценки параметров.Код расстояния между нижней граничной составляющей спектра и номером максимума спектра О с первой выходной шины 511 блока 13 оценивания параметров и код 5 расстояния между верхней граничной составляющей спектра и номером максимума спектра 0 со второй выходной шины 5122блока 13 оценивания параметров суммируются на третьем 14 сумматоре в соответст вии с выражением;012=0 +О,где 01,2 - код оценки ширины полосы дискретного спектра случайного сигнала.Второе 15 постоянное запоминающее производится вычисление табличным способом кода коэффициента ч пересчета первого 17 счетчика в соответствии с выражением;20 Мй)+1= В (18)Д,ггде й) - код нэ информационных входах второго 16 регистра;й)+1 - код на информационных выходах 25 второго 16 регистра;В - коэффициент запаса полосы частотдискретного спектра (В 1).Блок вычисления производит операциювычисления минимальной граничной часто ты Ирг в соответствии с выражением:Ирг=А-О, (19)где А = А 1, АгАо код номера канала максимального значения спектра,После появления импульса на выходе заема второго 18 счетчика с задержкой на втором 21 элементе задержки происходят записи значений К и ИРг соответственно во второй 16 и третий 19 регистры, э также выдача импульса на выход сопровождения выдачи информации 31 устройства.Импульс с выхода третьего 22 элемента задержки, задержанный по отношению к импульсу на выходе сопровождения выдачи информации 31 устройства, через схему ИЛИ-НЕ 25 производит начальную установку первого 10 регистра и цифрового анализатора 3 спектра,С приходом очередных импульсов на вход синхронизации 28 устройства начинается новый цикл работы устройства для выделения признаков.Первый 4, второй 8 квадраторы, первое.11, второе 15 постоянные запоминающие устройства, первый 241 и второй 242 умно 55 жители, постоянные запоминающие устрой 35 40 45 устройство заранее запрограммировано и ства 33133 цифрового анализатора 3 спектра, схемы вычисления 38138 функции У = х 1 + хг циФрового анализатора 3г спектра могут быть реализованы на микро10 15 20 25 30 35 40 45 50 55 схемах 556 рТ 6, 556 РТ 7. либо М 1623 РТ 1 А, М 1623 РТ 16.Типовая схема подключения микросхемы 556 РТ 7 предусматривает подачу на входы ЧО, /1, 1/2 с шины питания соответственно кода 011, что определяет выдачу данных с микросхемы,Адресные входы микросхем разбиваются на группы по количеству входов, используемых в вышеназванных блоках. при этом адресные входы микросхем относящихся к заданной группе являются разрядами соответствующих входов блоков. При изготовлении выше названных блоков производят программирование, т.е, запись информации, в соответствии с выражениями, приведенными в описании заявки, для вышеназванных блоков.Каскадное соединение компараторов 75 приведено на рис.9-24. стр.147, Зельдин Е АЦифровые интегральные микросхемы в информационно-измерительной аппаратуре, Л., Энергоатомиздат, 1986, При этом на входы наращивания подаются уровни логических нулей, первыми и вторыми входами каскадного соединения компараторов являются входы А 1 - А 19, В 1 - В 19, а выходом - "АВ".Первый 17 и второй 18 счетчики, счетчик 40 цифрового анализатора 3 спектра могут быть реализованы, например, последовательным либо параллельным включением счетчиков К 155 ИЕ 7. При этом входы С всех счетчиков обьединены и являются входом записи информации для первого 17 счетчика, если вход С не используется, то он подключен к лог,"1", Выше указанные счетчики могут работать в прямом или обратном направлении счета, а поэтому в счетчиках. предложенного устройства можно использовать одно из направлений счета.Входы Д 1, Д 2, Д 4, Д 8 первого, второго и т.д, счетчиков, показанных на рис,11 - 13 а,б. А,Е.Зельдин, Цифровые интегральные микросхемы в информационно-измерительной аппаратуре, Энергоатомиздат, 1986 гявляются группой информационных входов счетчика 17. при этом для остальных счетчиков на информационные входы могут быть поданы коды с шины питания, например, код "000" в случае прямого счета и код "1111" в случае обратного направления счета, где "0" - общий, "1" - напряжение питания микросхемы, При использовании прямого счета вход+1 является счетным входом счетчика, на входвыдается уровень логической единицы, вход подключен к питанию микросхем. При использовании обратного счета вход -1 является счетным входом счетчика, на вход +1 выдается уровень логической единицы(вход подключен к напряжению питания микросхемы).Входы В являются входом установки счетчика,Первый 10, второй 16 и третий 19 регистры, регистры 361:.,Збп первой группы и регистры 37137 П второй группы могут быть реализованы на б параллельно включенных регистрах 533 ИР 16 или К 155 ИР 13,Величина определяется по формуле; б =А/В, б = 1 Й целое число, округленное в большую сторону, где А - общее количество входов, необходимых в регистрах устройства, В - количество информационных входов в типовом регистре 533 ИР 16 или К 155ИР 13.Входами записи регистров являются входы синхронизации всех регистров, Информационными входами регистров являются входы 01,02,02б регистров533 ИР 16 или К 155 ИР 13, а информационными выходами 01, 02, 03 Кроме того, на входы 51, 52, Ой, 0 микросхем К 155 ИР 13 и на входы Ч, ЧЧ всех регистров 533 ИР 16 подаются сигналы логической единицы.Входами установки (гашения) регистров являются входы В всех б регистров.Первый 5, второй 9, третий 14 сумматоры, сумматоры 34134 п первой группы, сумматоры 35,.35 п второй группы, сумматоры 571,.;.,57 п, 66 могут быть реализованы в соответствии с рис,9 - 8 стр.128, Е.А.Зельдин, Цифровые интегральные микросхемы в информационно-измерительной аппаратуре, Энергоатомиздат, 1986 глибо на микросхемах К 155 ИМЗ, при этом в случае использований нескольких микросхем выход переноса Р 4 микросхем с младшими разрядами подключены ко входу РО следующей МикросхемыПримером схем контроля четности 62162 о 92 Спмогут быть микросхемы 564 СА 1,Первый 1 и второй 6 аналого-цифровые преобразователи ЦАП могут быть построены в соответствии с аналого-цифровымпреобразователем по а.с,СССР М 1363453, кл. Н 03 М 1/00 от 30,12,87, бюл.,М 48, Напряжение Оп подается с входа питания микросхем на вход бланкирования подается уровень логической единицы с шин питания микросхем, Овх - аналоговый вход АЦП, выходами АЦП являются выходы элементов И блока бланкирования. Гоп - вход синхронизации АЦП,Первый 20, второй 21 и третий 22 элементы задержки могут быть реализованы наизвестном одновиб раторе. Так как в устройстве в качестве информативных признаков служат оценки диск1797134 16 15 ретных спектральных коэффициентовФурье, то для классификации многомерныхнормальных совокупностей может быть рассмотрен логарифм. выражения правдоподобия ЕьТаким образом,Еь= Р(а Ьвв) - Ь(Ьвь,в1МГ" (Ьв, вд) Я (а Ьв 0, аМ) -и (Ьв,вд)+ 2 1 п сей Ю (Ьв.,вд)1где М (Ьв 0, вд) - матрица ковариаций;Й 1 (Ьаь, о 9). - вектор математическихожил,аний;Ь (а Ьоъ,аь) - вектор оценок спектральных коэффициентов;1 - номер распознаваемого ласса;а - масштабный коэффициент сжатияспектра,в 0 - минимальная граничная чистотаспектра;Ь иь - шаг дискретизации эталонов;вд - минимальная граничная частотаэталонов.Спектральные коэффицйенты Фурьеоцениваются так, что величина аЙЛссопзт, то есть Ьв, выбирается обратно пропорционально масштабному коэффициентулсжатия спектраа, аоЬ =вн - вн =О, гдевннижняя составляющая спектра сигнала, вн- оцененная нижняя составляющая спектрасигнала. поэтому оценки спектральных коэффициентов инвариантны к смешению иизменению эффективной ширины спектра.Поэтому для данного устройства количествоэталонов вектора а (Ьв 0, вд) = а и матрицыМ 1 (Ьв вд) = М может быть уменьшено за Формула изобретения 1. Устройство для выделения признаков при распознавании случайных сигналов, содержащее первый аналого-цифровой преобразователь, анализатор, первый квадратор, первый сумматор, первый блок постоянной памяти, первый умножитель, информационный вход аналого-цифрового . преобразователя является первым информационным входом устройства, группа выходов аналого-цифрового преобразователя соединена с группой информационных входов первого квадратора, группа выходов которого соединена с первой группой информационных входов первого сумматосчет хранения эталонов а и М лишь дляфиксированных значений параметров(Ьоъ, вд),При этом в устройстве признаки форми 5 руютсятак, что нахождение номера класса1, М должно производиться только нахождением максимального значения вычисленного логарифма правдоподобияи = Ю, Визвестных устройствах вычисление лога 10 рифма правдоподобия 1 пЮ для фиксированных (Ьв 0,вд) приводит к ошибкамраспознавания, т.к. матрица ковариации ивектор математических ожиданий оказываются не соответствующими оценкам спектральных коэффициентов в заданном классе,Таким образом, при фиксированных матрице ковариации и векторе математическихожиданий возможно распознавание сигналов с различным сдвигом и эффективнойшириной спектра. т.е, происходит расширение класса распознаваемых сигналов засчет инвариантности к смещению и изменению эффективной ширины спектра,При использовании сигналов с полосами частот Л олаф юп - Ь олаф.вах дл я безош ибочного восстановления сигнала при1вычислении периода дискретизации необходимо в соответствии с теоремой Котель-никова использовать максимальную полосу".ф частот и при этом количество спектральйыхкоэффицентов, приходящихся на полосу частот, должно быть аналогично равно количеству классифицируемых признаков. Однако,в связи с инвариантностью устройства к изменению эффективной ширины спектра, количествотребуемых признаковЬ олаф.щахуменьшается враз.олаф. п ь ра, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения возможности увеличения класса распознаваемых сигналов, в устройство введены второй аналого-цифровой преобразователь, второй .квадратор, второй сумматор, первый регистр, блок оценки параметров, блок определения экстремальных чисел, третий сумматор, второй блок постоянной памяти, второй регистр, первый и второй счетчики, третий регистр, первый,второй и третий элементы задержки, блок вычитания, второй умножитель, элемент ИЛИ-НЕ, элемент НЕ, информационный вход второго аналого-цифрового преобра"; первого блока постоянной памяти, второй тановки порога блока зователя является вторым информационным входом устройства, выход второго аналого-цифрового преобразователя соединен с информационным входом второго квадратора, выход которого соединен с вторым информационным входом первого сумматора, выход которого соединей с.первым ин- .формационным входом второго сумматора, выход которого соединен с ийформационным входом первого регистра, выход которого соединен с вторым информационным входом второго сумматора и с первым информационным входом второго умножителя, информационный выход которого соединен с установочным входом блока оценки параметров, первый и второй выходы которого соединены соответственно с первым и вторым информационными входами третьего сумматора, выход которого соединен с первым адресным входом второго элемента памяти, выход которого соединен с информационным входом второго регистра, выход которого соединен с вторым адресным входом второго элемента памяти и информационным входом первого счетчика, выход "Переполнение" которого соединен с синхронизирующим входом первого и второго аналого-цифровых преобразователей, входом первого элемента задержки, входом .записи первого счетчика, с,первым тактовым входом цифрового анализатора спект. ра, с информационным входом второго счетчика, выход "Переполнение" которого соединен с входом второго элемента задержки, выход которого является синхронизирующим выходом устройства и соединен с входами "Записи" второго и третьего регистров и входом третьего элемента задержки, выход которого соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с установочным входом анализатора и входом "Сброс" первого регистра, вход записи которого и тактовый вход анализатора подключены к выходу первого элемента задержки, выходы первого и второго аналого-цифрового преобразователей соединены соответственно с первым и вторым адресными входами первого блока постоянной памяти, первый и второй выходы которого соединенйсоответственно с первым и вторым информационными входами анализатора. группа выходов которого соединена соответственно с группой информационных входов блока оценки параметров, блока определения экстремальных чисел и является группой информационных выходов устройства, выход блока определения экстремальных чисел соединен с первым информационным входом блока вычитания и информационным входом блока оценки параметров, первый выход которого соединен с вторым информационным входом блока вычитания. выход которого соединен с информационным входом третьего регистра, выход которого соединен с первым информационным входом первого умножителя, информационный выход которого соединен с третьим адресным входом вход второго умножителя является пороговым входом устройства, счетный вход первого счетчика является синхронизирующим входом устройства, второй вход элемента ИЛИ-НЕ объединен с установочными входами первого и второго счетчиков, с входом элемента НЕ и является установочным входом устройства, выход элемента НЕ соединен с входами гашения втооого и третьего регисТра, информационный. выход второго счетчика соединен с вторым информационным входом первого умножителя,2, Устройство по п,1, о т л и ч а ю щ е ес я тем, что блок оценки параметра содержит первый и второй вычислитель, первую и вторую груйпуиз и-элементов И п - число одновременна анализируемых сигналов),первую и вторую группуиз иэлементов ИЛИ, первые входы элементов И первой и второй группы являются первой группой информационных входов блока, причем первый вход первого элемента И первой группы является п-м информационным входом блока, апервый вход первого элемента И второй группы является первым информационным входом блока и наоборот, группы выходов первой и второй групп элементов И являются группами информационных входов соответственно первого. и второго вычислителя, установочные входы которых объединены и являются входом ус 3, Устройство по п,1, о т л и ч э ю щ е ес я тем, что анализатор содержит и блоков постоянной памяти, первую группу из п сумматоров, вторую группу из и сумматоров, первую группу из и регистров, вторую группу из и регистров, вычислитель, элемент НЕ,счетчик, первые и вторые входы каждого из и блоков соответственно объединены и являются первым и вторым информационным входом анализатора, установочные входы первой и второй групп регистров и вход элемента НЕ объединены и являются установочным входом анализатора, тактовые входы первой и второй групп регистров объединены и являются первым тактовым входом анализатора, тактовый вход счетчика является вторым тактовых входом анализатора, выход элемента НЕ соединен с установочным входом счетчика, информационный