Устройство для контроля электронной вычислительной машины

ООЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН А 80 цп О 06 Р 11 омитет сссР тений и ОТНРьпий0 ОПИСАНИЕ ИЗОБРЕТН АВТОРСКОМУ СВИДЕГЕЛЬСТВУ ИЯ:кп. 340-172.5, опубпик. 1974.2, Авторское свидетельство СССРпо заявке М 3286921/18-24,кп. (3 06 Р 11/00, 1961 (прототип).и(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МА. ШИНЫ, содержащее бпок счетчиков, де- .шифратор, ава триггера, два элементаИЛИ, ава эпемента И, эпемент И-НЕ,элемент ИЛИ-НЕ, два формироватепя им.пупьсов и алемент задержки, вход которого соединен с выходом первого элемента ИЛИ, а выход эпемента задержкиподключен к управпяющему входу-щаходуустройства, первому. входу второго алемента ИЛИ,управляющему входу дешифратора и группе счетных входов блокасчетчиков, вход дешифратора соединен с .адресным входом-выходом устройства, авыход дешифратора подклюючен к входупервого апемента ИЛИ, второму входувторого апемента ИЛИ входу первогоформирювателя импупьсов и входу выдачиииформации блока счетчиков, вход запре-.та счета, перный и второй входы приемаинформации, информационные входы, группа входов-выходов и выходы блока счетчиков соединены соответственно с выходами. эпемента И-НЕ, второго и первогоформироватепей импупьсов, аопопнитепьным информационным входом-выходомустройства, информационным входом-выходом устройства и входами эпемента ИЛИНЕ, выход которого подкпючен к перму входу первого эпемента.И и инфор: мационному входу первого триггера, выход второго эйемента И соединен с вторым входом первого элемента И и синхровхоаом первого триггера, установочный вход и инверсный выход которого подкпючены соответственно к выходу де- шифратора и первому входу эпемента ИНЕ, первый и второй входы и выход. второго триггера соединены соответс ванно с выходами дешифратора и второго эпемента ИЛИ и вторым входом апемента И-НЕ, выход первого элемента И подкпючеи к входу второго формироватепяимпупьсов, а выход эпемента И-НЕ сое а динен с первым вхоаом второго эпемента И и выходом устройства, о т и ич а ю щ е е с я тем, что,1 с цепью пэвышения достоверности контропя, оно содержит третий, четвертый и пятый триггеры третий эпемент И, второй эпемент задержки,.два регистра и схему сравнения, первый и второй входы которой подключены к выходам соответствен- а но первого и второго регистров, информационные входы первого и второго регистров соединены соответственно с допопнитепьным. информацюнаам входом- выходом и информационеам входом-вы- СЛ ходом устройства, синхровхоаы.первого файф и второго регистров,.третьего и четвер того триггеров и установочные входы третьего, четвертого и пятого триггеров подключены к управпяющему входу-выходу 3,Ь устройства, информационные входы третьего и четвертого триггеров соединены с общей шиной устройства, первый и второй входы и выход третьего апемента И поакпючены соответственно к выходам третьего и.четвертого триггеров и451 18приводит к существенному снижению достоверности проверки, Не обнаруживаются пишь те ошибки, которые приводят к к появлению на соответствующей интерфейсной линии 3,36,52,63 и т.д, импульсов вместо ожидаемых 20, что маловероятно. 17 1019 ром на его инверсном выходе формируелся логическая единица. Если при этом триггер 26 находится в разрешающем, т.е. в "единичном", состоянии, то на выходе элемента И-НЕ 35 формируется сигнап "погического нуля, Отрицатепьный фронт сигнала с этого элемента по пинии 21 поступает в процессор 1 и воспринимается им как сигнал прерывания от устройства 2 в то же время ну певой сигнал на пинии 21 запирает эпемент И 33 и блок 23 (эпементы 54). Поэтому в счетчиках 53 сохраняется информация по состоянию на момент "неудачной" проверки, которая может быть 15 прочитана по шине 18 и использована д анапиза причины ошибки.Попучив сигнап прерывания от устройства 2, процессор 1 переходит на соответствующую программу. Эта программа м может предусматривать, например, вызов и выпопнение диагностических программ, попытку повторного выполнения участка программы, на котором зарегистрирована ошибка, выдачу сообщений оператору, перезагрузку ЭВМ иди какие-пибо другие действия. В процессе выполнения этих программ можно, еспи это необходимо, вновь разделить адресные пространства блоков 6 и 8, перекпючив триггер 73 Зп по цепи 10-70-7971-73, установить запрещающую маску, переключив триггер 26 по цепи 17-24-31-26, ипи перевести триггер 25 в состояние, соответствующее отсутствию ошибки, перекпючив его55 по цепи 1 7-24-25. Возврат к прерванной (в связи с ошибкой) программе может производиться, начиная с некоторой точки повтора, помеченной как начало в памяти 8, Дпя входа в эту программу может использоваться переходная программа.Емкость счетчика 53,может быть меньшей, чем та, которая необходима дпя регистрации попного числа импульсов. Пусть, например, ожидаемое чиспо им 45 пупьсов равно 10100-20 о, а разрядность соответствующего счетчика - четырем (а не пяти). В этом спучае в счетчик загружается код 0100=4, (старший разряд с вессм 16 теряется). Поспе50 20-кратной операции вычитания содержимое счетчика равно 0000, при этом сигнал заема теряется. Однако это не Работа устройства поясняется временной диаграммой (фиг. 7), на которой эпю ры 90-92 отображают процесс загрузки (моменты времени 93 и 94) и постепенного уменьшения содержимого трех счетчиков 53.В моменты времени 93 и 94 содержимое всех трех счетчиков 53 равно нулю, что соответствует правильной работе ЭВМ. На отрезке времени 93-94 один из счетчиков (эпюра 92) дважды перепопняется, однако исходный код, загруженный в него в момент времени 93, выбран таким, чтобы к моменту времени 94 содержимое этого счетчика быпо равно нулю (счет по модулю). Импульсы 96 формируются на синхронизирующем входе триггера 25 в моменты 93-95 выхода ЭВМ на начала линейныхучастков, но после обнаружения ошибки(момент времени 95) формирование этихимпупьсов прекращается и в счетчиках фиксируются значения на момент проверки. При обнаружении ошибки сигнап на выходе 21 устройства 2 (эпюра 97) принимает нулевое значение. Иэ этого спедует, что в течение отрезка времени94-95 на одной иэ управпяющих пинийинтерфейса число зарегистрированных импульсов оказалось меньшим, чем "предсказанное при предварительном анапизепрограмм (эпюра 90 не касается горизонтапьной оси в момент времени 95). Использование изобретения позволяет контролировать шины управления ЭВМ, а также информационно-адресные шины; обеспечивать быструю реакцию на возникшую ошибку (сбой цпи отказ; время реакциине превышает времени выполнения машиной элементарного, линейного участка программы); предавращать возможность аварии управляемого объекта за счет устранения бесконтропьного "блуждания" ЭВМ по программе в результате ошибки (сбоя ипи отказа),Тираж 706ПИ Государственного компо делам изобретений и3035, Москва, Ж, Рауш Подписноетета СССРткрытийская наб., д. 4/5 жгород, ул. Проектная,филиал тент", г Составитель Г. Виталиев едактор А. Козориз Техред М.Тепер Корректор М. Шарошивходу втооого элемента задержки, приэтом информационныйвход, синхровходи выход пятого триггера соединены соответственно с выходами схемы сравнения и второго элемента задержки и вторым входом второго элемента И.1 2Изобретение относится к цифровой вы- группа дополнительных входов устройства числительной технике и может быть ио- соединена с информационными входами попьэовано в вычислительных устройст- блока счетчиков выходы которого через вах, построенных по принципу общей элемент ИЛИ-НЕ соединены с информацимагистра пи, онным входом первого триггера и с перИзвестно устройство дпя контроля вым входом первого элемента И, выход электронной вычислительной машины . которого через второй формирователь. им- (ЭВМ), содержащее объединенные между пульсов соединен с первым входом присобой группой однонаправленных и дву- ема информации блока счетчиков, второйнаправленных связей интерфейсный блок, вход первого элемента И соединен с вы 96блок анапиза информации, блок выдачи ходом второго элемента И и с синхронитестовых сигналов и блок управления 1 зирующим входом первого триггера, нуВ процессе работы ЭВМ это устрой- левой выход которого соединен с первым ство периодически проверяет ее работе- входом элемента И-НЕ, второй вход кото- способность и, если это возможно, по- рого соединен с выходом второго триггег капизует и логически изолирует отказав- оа, вход сброса которого соединен с выший блок. При этом время между появ- ходом второго элемента ИЛИ, выход апепением отказа и его обнаружением мо- мента И-НЕ является выходом устройстжет оказаться достаточно большим (рав- ва и соединен с первым входом второго ным времени между проверками), что в 2 О элемента И и с входом запрета счета бпоряде случаев недопустимо. С другой сто- ка счетчиков, выход первого формироватероны, увеличение частоты проверок сни пя импульсов соединен с вторым входом жает производитепьность ЭВМ, так как приема информации блока счетчиков, вывсе большая часть машинного времени ход первого апемента ИЛИ соединен с расходуется на выполнение контрольных,входом апемента задержки 2. а не полезных" операций. В процессе работы ЭВМ одновременноНаиболее близким по технической сущ- с выбором очередной команды из памяти ности к предлагаемому является устрой-:программ иэ дополнительной памяти изство дпя контроля ЭВМ, содержащее бпок впекается константа, отличная от нуля счетчиков; дешифратор, два триггера, два Зо, или равная нулю, Первый случай соответэпемента ИЛИ, два апемейта И, элемент ствует выходу процессора на очередной И-НЕ, апемент ИЛИ-НЕ, два формирова-, линейный участок программы, второй 1 епя импульсов и элемент задерж 1 си, груп- выбору последующих команд данного пипа адресных входов устройства соединена нейного участка. Извлекаемая иэ памяти через дешифратор с входами первого эпе- з константа явпяется набором мапораэряд, мента ИЛИ, с первым входом второго ных атапонных чисел, прогнозирующих элемента ИЛИ, с установочными входами число ожидаемых сигналов на управпяюпервого и второго триггеров, с входом щих пиниях интерфейса при отработке про первого формирователя импульсов и с вхо цессором данного линейного участка продом выдачи информации блока счетчиков, .ю., граммы,группа информационных входов-выходов Недостатком этого устройства являет- устройства соединена с группой входов- ся невозможность обнаружения некоторых выходов блока счетчиков, группа управ-ошибок, Например, если в резупьтате попяющих входов выходов устройства соеди- терн бита в памяти, сбоя в линии связи , иена с группой счетных входов блока 4, либо в согласующем блоке и т.п. в просчетчиков, с управляющим входом дешиф- цессор вместо команды сложения посту ратора, с выходом элемента задержки и пит команда вычитания,то эта ошибка не с вторым входом второго элемента ИЛИ, будет обнаружена, так как обе команды3 10194 сопровождаются одной и той же поспедоватепьностью управляющих сигналов на интерфейсных линиях.Цель изобретения - увеличение достоверности контроля. 5Поставленная цепь достигается тем, что устройство дпя контроля электронной вычислительной машины, содержащее блок счетчиков, дешифратор, два .триггера, два элемента ИЛИ, цва эпемента И, элемент 10 И-НЕ, элемент ИЛИ-НЕ, цва формирою-.тепя импупьсов и элемент задержки, вход которого соединен с выходом первого эце мента ИЛИ,а выход элемента задержки подключен к унравпяющему входу выходу 15 устройства, первому входу второго элемента ИЛИ, управляющему входу дешифратора и группе счетных входов блока счетчиков, вход дешифратора соединен с адресным входом-выходом устройства, а 20 выход дешифратора подключен к входу первого элемента ИЛИ, второму входу второго элемента ИЛИ, вхоцу первого формирователя импульсов и входу выда чи информации блока счетчиков, вход за прета счета, первый и второй входы приема информации, информационные входы, группа входов-выхоцов и выходы бпока счетчиков соединены соответственно с выходами элемента И-НЕ, второго и пер- зо вого формироватепей импульсов, дополнительным информационным входом-выходом устройства, информационным входом-выхо дом устройства н входами элемента ИЛИНЕ, выход которого подключен к первому входу первого элемента И и информацион .ному входу первого триггера, выход втс рого элемента И соединен с вторым входом первого элемента И и синхровходом первого триггера, установочный вход и инверсный выход которого подключены соответственно к выходу дешифратора и первому входу элемента И-НЕ, первый и . второй входы н выхоц . второго триггера соединены соответственно с выходами де шифратора и второго элемента ИЛИ и вторым вхоцом элемента И-НЕ, выход первого эпемента И поцкпючен к входу второго формироватепя имцупьсов, а вы ход элемента И-НЕ соединен с первым входом второго элемента. И и выходом устройства, введены третий, четвертый н пятый триггеры, третий элемент И, второй элемент задержки, два регистра и схема сравнения, первый и второй входы которой подключены к выходам соответст венно первого и второго регистров, информационные входы первого и второго регистров соединены соответственно с 51 4доцопнитепьным информационным входом- выхоцом и информационным входом-выходом устройства, синхровходй первого и второго регистров, третьего и четвертого триггеров н установочные входы третьего, четвертого и пятого триггеров подключены к управляющему входу-выходу устройства, информационные входы третьего и четвертого триггеров соединены с общей шиной устройства, первый и. второй входы и выход третьего эпемента И подключены соответственно к выходам третьего и четвертого триггеров и входу второго эпемента задержки, при этом информационный вход, синхровход и выход пятого триггера соецинены соответственно с выходами схемы сравнения и второго элемента задержки и вторым входом второго элемента И.На фиг. 1 представлена функционапт: ная схема ЭВМ, поясняющая назначение предлагаемого устройства дпя контроля; на фиг. 2 - функционаньная схема устройства дпя контроля; на фнг. 3 - функциональная схема блока счетчиков; на фиг. 4 - фушсционапьная схема счетчика; на фиг 5 - функциональная схема блока преобразования адресов; на фиг. 6 - функциональная схема блока сопряжения; на фиг. 7 - временная диаграмма работы устройстваЭлектронная вычиспитепьная машина (фиг. 1) содержит процессор 1, устрой ство 2 дпя контроля, блок 3 сопряжения, блок 4 памяти включающий в себя память 5 данных и память 6 программ, блок 7 преобразования адресов и цопопнитепьный бпок 8 памяти. Блоки 3,5,7 и 8 объединены посредством труппы шин 9, включающих в себя адресные 10, информационные 13. и управляющие шины 3.2. Выходы 13 блока 8 соединены с входами 14 блока 3 посредством информационных шин 3.5. Процессор 1 соединен с устройством 2 и бпоком 3 посредством группы 16 шин,включающих в себя адресные 17, информационные 18 и управляющие шины 19. Устройство 2 и блок 3 соединены также посредством группы дополнительных информационных шин 20.Выход устройства 2 соединен с входом прерывания процессора 1 посредством, пинии 21. Выходы блока 7 соединены с адресными входами блока 8 посредством группы шин 22. Устройство 2 дпя контроля (фиг.2) содержит блок 23 счетчиков, дешифратор 24, триггеры 2529, элементы5 1019 ИЛИ ЗО и 31, элементы И 32-34, элементы И-НЕ 35, формирователи 36 и 37 импульсов, элементы 38 и 39 задержки, регистры 40 и 41, схему 42 сравнения и элемент ИЛИ-НЕ 43. Адресные шины 3 17 устройства 2 соединены через дешифратор 24 с вхоааьги элемента ИЛИ 30, спервым входом элемента ИЛИ 31, с установочными входами триггеров 25, и 26., с входом формирователя 36 и с входом 44 выдачи информации блока 23 счетчиков. Информациоиаюе шины 18 уст ройства 2 соединены с группой 45 входов-выходов блока 23 и с входами регистра 41, Управляющие шины 19 устройства 2 соединены с группой 46 счетных входов блока 23, с управляющим входом, дешифратора 24, с выходом эпемента 38 с вторым входом элемента ИЛИ 31, синхровходами регистров 40 и 41, с 26 установочными входами триггеров 27 и 28, с синхровходами этих триггеров и с входом сброса триггера 29. Входы устройства 2, подключенные к шине 20, соединены с информационными входами 47 И блока 23 и с входами регистра 40. Выходы 48 блока 23 соединены с входами элемента ИЛИ-НЕ 43, выход которого соединен с информационным входом триггера 25 и с первым входом элементаИ 32. Выход элемента И 32 через формирователь 37 соединен с входом 49 приема информации блока 23. Второй вход элемента И 32 соединен с выходомэлемента И 33 и с синхровходом тригге-З 5 ра 25, нулевой выход которого соедине .но с первым входом элемента И-НЕ 35, второй вход которого соединен с выходом триггера 26. Вход сброса триггера 26 соединен с выхоцом эпейента ИЛИ 31. ф Выход элемента И-НЕ 35 является выходом 21 устройства и соединен с первым входом элемента И 33 и с входом 50 запрета счета блока 23. Выход формирователя 36 соединен с входом 51 приема информации блока 23. Выход элемента ИЛИ 20 соединен с входом элемента 38, Выходы регистров 40 и 41 соединены с входами схемы 42, выход5 О которой соединен с информационным вхо дом триггера 29, выход которого соединен с вторым входом элемента И 33. Выходы триггеров 27 и 28 соединены с входами элемента И 34, выход котоМ рого через элемент 39 соедивэн с синхровхоаом триггера 29, Информационные входы триггеров 27 и 28 подключены к общей шине 52. 481 бБлок 23 счетчиков (фиг. 3) соаержитгруппу 53 счетчиков и группу 54 элементов И. Первые входы элементов И 54объеаинены и являются входом 50 запрета счета, вторые входы элементов Иявляются группой 46 счетных входов бпока 23, Выходы эпеменгов И 54 соединены со счетными входами 55 соответствующих счетчиков 53, группа 47 информационных входов блоке 23 соединена синформационными входами счетчиков 53,вход 49 приема информации блока 23 - сс входами приема информации счетчиков53. Выходы счетчиков 53 являются группой выходов 48 блока 23, входы-выходысчетчиков 53 - группой входов-выходов45 блока 23, Вход 51 приема информацииблока 23 соединен с входами приема информации счетчиков 53, вход 44 выдачиинформации блока 23 - с входами выдачиинформации счетчиков 53.Счетчик 53 (фиг. 4) содержит последовательно соединенные одноразрядныеячейки 56 и передиощие элементы 57.Выходы ячеек 56 соединены с информационными входами 58 элементов 57 и,.являются информационными выходами счетчика. Управляющие входы элементов 57объединены и подключены к входу 44выдачи. Выходы элементов 57 соединеныс входами 59 соответствующих ячеек иявляются группой входов-выходов 45,Входы приема информации с линии 45 .всех ячеек 56 объединены и соединеныс входом 51 приема, Входы 60 ячеек56 являются группой 47 входов. Входыприема информации с пинии 47 ячейки 56объединены и соединены с входом 49приема. Ячейка 56 содержит триггер 61,элементы ИЛИ 62 и 63, элементы И 6467 и элементы И-НЕ 68 и 69. Синхрониэирующий вход триггера 61 ячейкимпацшего разряда является счетным входом 55 счетчика 53, единичный выходтриггера 61 выхоцом ячейки. Нулевойвыход триггера 61 соединен с информационным входом этого же триггера,входы установки и сброса триггера 61соединены соответственно с выходамиэлементов ИЛИ 62 и 83, входы которыхсоединены с выходами элементов И 6487. Вход 49 соецинен с входами эпементов И 64 и.86, вход 51 - с входамиэлементов И 65 и 67. Вход 60 соединенс входом элемента И 64 и через элемент68 - с входом элемента 66, Вход 59соединен с входом элемента И 65 и через элемент И-НЕ (инвертор) 69 - свходом элемента 67,51 8 меня 93-95 соответствуют моментам выхода ЭВМ на начапах некоторых пинейных участков программы. Эпюра 96 отображает сигналы на. синхрониэирующем входе триггера 25. Эпюра 97 соответствует сигналу на выходе 21 устройства.Рассмотрим построение системы контропя ЭВМ.Любую программу; записанную в машинных кодах в память ЭВМ, можно прецставить в вице набора пинейных учась тков, связанных между собой командами р переходов. Команца перехода явпяется завершающей командой линейного участка, если он не поспецний пййейный участок программы - в этом спучае пикейный участок может завершаться, например,командой "Останов. Начапьной командойлинейного участка может быть пибо команца, явпяющаяся внешним входом программы, либо команца, на которую производится передача управпения одной иэ команд перехода; Еспи некоторый пикейный участок программы содержит нескопько начальных команд (точек вхождения), то он может рассматриваться как.цепь из нескопьких пинейных участков, каждый иэ которых имеет одну начальную команду. В атом спучае конечной командой пюбого звена цепи, кроме пос, явпяется команда, предшествующая начапь ной команде следующего звена.Таким образом, пюбую программу можно разбить на отцепьные пинейные участки на которых "поведение" ЭВМ строго детерминировано, в том смыспе, что при правильном прохождении" ЭВМ через данный пинейный участок программй на интерфейсных управпяющих пиниях цопжно быть зарегистрировано строго опр деленное чиспо импупьсов, которое известно цпя каждого пикейного участка еще цо начала работы ЭВМ по программе. Это утверждение остается справецпивым и тогда, когда процесс прохождения данного линейного участка временно приостанавпивается в связи с реакцией на внешние программно-независимые события (прерывания). В этих случаях, как обычно, испопьзуется стековый механизм запо минания и восстановпения необходимой информации. Совокупность интерфейсных управпяющих сигнапов, которыми сопровождается выполнение команд усповных переходов, не зависит от того, выпопнено пи проверяемое усповие ипи нет (Кпингман. Э, Проектирование микропроцессорных систем. М., "Мир", 1980,с. 155-158). 7 10.194Бпок 7 преобразования адресов (фиг.5) содержит дешифратор 70, элементы ИЛИ71 и 72, триггер 73 и элемент ИСКЛЮ-, ЧАЮШЕЕ ИЛИ 74. Адресные входы цешифратора 70 подкпючены к шине 10. Управ-пяющий вход 75 цешифратора 70,первый вход 76 эпемента ИЛИ 71 и выход элемента ИЛИ 72 подключены к шине 12. Выход 77 цешифратора 70 соединен с входом установки триггера 73 с первым ф входом элемента ИЛИ 72. Выход 78 цешифратора 70 соединен с вторым вхоцом элемента ИЛИ 72 и с вторым вхоцом элемента ИЛИ 71. Выход. элемента ИЛИ 71 соединен с входом сброса триггера 1 ф 73, нулевой выхрц которого соединен с первым входом 79 эпемента 74, второй вход 80 которого соединен с адресным входом старшего разряда цешифратора 70, Выход 81 элемента 74, а также все ац- й ресные входы цешифратора 70, за искпючением входа, соединенного с входом 80 эпемента 74., явняются группой выходов 22 блока 7 преобразования адресов.Блок 3 сопряжения (фиг, 6) содержит приемоперецающие эпементы, Дпя передачи адреса с шивы 17 на шину 10 ис-, попьзуются элементы .82 управляющие, . входы которых объединены и соединены с линией 83, входящей в состав шины 19 30В зависимости от значения сигнала на управляющем входе эпемента 82 он пибо эакрат (высокоомное состояние выхода), либо транспирует сигнап с входа на выход. Дпя цвунаправпенной передачи данных з между шинами 11 и 18 используются попарно объединенные эпементы 82, управляющие входы которых соединены с пиниями 84 и 85, входящими в состав шины 19. В зависимости от значений сиг- ео капов на входах 84 и 85 выбирается то ипи иное направление передачи данных, Дпя сопряжения шины 12 с шиной 19 используются эпементы разных типов: кабепьные усипитепи 86 (без управпения), 45элементы 82, управление которыми производится по пиниям 87 и 88,а также асинхронные самоуправляемые двунаправленные приемоперецающие элементы 89,выполненные на стандартных логическихэлементах ("ЙЮж Е 1 ЕсО"оис 5 ",. 1979, М 16, р, 52). Передача данных с шины14 на шину 20 производится с помощью кабельныхусипитепей 86.На временной диаграмме работы устройства (фиг. 7). показаны эпюры 90-92.35 изменения содержимого трех счетчиков 53. По оси у отпожены цесятичные чиспе накоппенные в счетчиках. Моменты вре451 1 Снитецьной памяти, так как иэ основнойпамяти выбирается команда, а иэ дополнительной - новое содержимое счетчиков. Если при формировании массивавспомогательной информации окажется,что код команды точно совпал со служебной константой ( новым содержимым счетчиков), то в данный линейный участок .может быть введена "лишняя командатипа фНет операции", отработка которойсопровождается появлением лишних" имцупьсов на интерфейсных пиниях, чтовлечет за собой изменение служебной1константы. А пьтернативная возможностьраспознавания начальных команд линейных участков обеспечивается, например,введением дополнительного бита в форматслова дополнительной памяти.6 . Если к моменту проверки счетчиков их содержимое не равно нулю, то впроцессор посылается сигнал прерывания,препятствующий дапьнейшему выполнениюрабочей программы и вызывающий переход на заранее запланированный режимуправпения объектом, подключенным кЭВМ. Таким образом, существенно умень -шается вероятность появпения аварийнь 1 хситуаций, которые могут возникнуть вуправляемом объекте в результате беспорядочного "блужданиями ЭВМ по рабочей программе всцедствие сбоя или отказа.Время между возникновением сбоя(отказа) и его обнаружением не превышает времени прохождения линейногоучастка максимальной длины и, поскопькупоспедний может быть искусственноразбит на достаточно короткие звенья,:1 может составлять, например, несколько1 микросекунд,Устройство работает следующим образом,ЭВМ приводится в исходное состояниепутем подачи логической единицы в линию "Общий сброс", входящую в составшин 12 и 19. Сигнал на этой пинии формируется автоматически после включенияпитания или,например, появляется в результате нажатия соответствующей кнопки на пульте управления. Сигнап "Общий сбросф приводит в исходное состояние процессор 1, управпяющую часть памяти 5, 6 и 8 соответственно, а также запрещает выдачу сигнала прерывания иэ устройства 2 в процессор 1 по пинии 21 и настраивает блок 7 таким образом, что адреса памяти 6 и памяти 8 не совпадают. 5. При правильной работе ЭВМ вы- фф ход на начало очередного пинейного участка сопровождается несовпадением информации, выбираемой иэ основной и допоп 9 1010Основную идею работы системы конт-;роля ЭВМ можно выразить спедующимобразом.1, После трансляции исходной проьграммы на язык машинных команд (илив процессе трансляции) рабочая программа анапиэируется с цепью выявпениявсех линейных участков, Список адресовначальных команд линейных участковзапоминается,312 . Дпя каждого линейного участкафпредоказываетсяф число импульсов натех или иных интерфейсных управляющихлиниях путем последовательного арифметического сложения некоторых констант,каждая из которых соответствует "своейкоманде и зависит от конструктивныхособенностей конкретной ЭВМ. В результате подсчета, например, определяетсячто при полном и безошибочном прохожденни пикейного участка А на интерфейоных управляющих пиниях х, х и хдолжно появиться соответствейно 50, 20и 11 импульсов, Эта информация запоминается и в дальнейшем используется 25для контроля прохождения участка А привыходе на его начало.3. Производится пуск рабочей программы. Правильность ее выполнения контролируется специапьными аппаратными З 0средствами, Одновременно с выбором изосновной памяти начальной коМанды некоторого линейного участка из дополнительной памяти иэпекается служебнаяинформация, определяющая ожидаемое чис.по импульсов на интерфейсных пиниях управления. Эта информация помещается всчетчики, содержимое которых в дапьнейшем уменьшается по мере отработкиданного участка программы, т.е, по мере,епередачи интерфейсными управпяющимипиниями импупьсных сигналов, К моменту перехода на начало нового линейногоучастка содержимое всех счетчиков проверяется на равенство нулю и, если этоусловие выполнено, счетчики загружаютсяновой информаций, соответствующей новому линейному участку программы,4 ф. Если выбираемая из основной памяти команда не является начальной коЯманцой линейного участка, то из дополиитепьной памяти выбирается копия этойкоманды и проверяется на совпадение скомандой из основной памяти,Запрет выдачи сигнала прерывания прс изводится следующим образом.Сигнап "Общий сброс поступает с шины 19 (фиг.,2) на вход эпемента ИЛИ 31, а .с его выхода - на вхоа сброса 5 триггера 26. Нупевой сигнап с выхода триггера 26 запирает эпемент И-НЕ 35, в результате чего сигнап на выходе 21 этого элемента принимает единичное значение. Это остояние соответствует от О сутствию прерывания.Настройка биока 7 на раздепение адресов памяти 6 и памяти 8 производится при поступлении сигнала "Общий сброс" с шины 12 (фиг.5) по пинии 76 на вход 15 эпемента ИЛИ 71, а с его выходана вход сброса триггера 73. "Единичныйф сигнап с нупевого выхода этого триггера по линии 79 поступает,на первый вход эпемента 74, который при этом можно 20 рассматривать как инвертор, включенный между пиниями 80 и 81. Таким образом, адресные коды, поступающие в дапьнейшем .с шины 10, поступают на шину 22 с инвертированием старшего разряда. Это 25 . привоаит к разделению адресов, как показано на спеаующем примере. Пусть число пиний адресных шин 17 и.10 равно 16. В этом спучае адресноепространство ЭВМ составляет 64 К, гдеК=1024. Пусть далее зоны собственных адресов памяти 6 и памяти 8 совпадают и лежат в пределах 000000-.037777 я (16 К). Если процессор 1 об 35ратится по любому адресу из укаэанногодиапазона, то этот адрес с шины 17(фиг. 1), передается через бпок 3 сопряжения на шину 10. С этой шины адреспоступает в память 6 которая восприЭ40нимает его как свойка и производитоперацию чтения ипн записи одной изячеек. Одновременно с этим адрес, прохоая с шины 10 через блок 7 на шину22, искажается за счет инвертирования45старшего разряда и память 8 расцениваетего как "чужой", цежащий в диапазоне100000-137777. Поэтому обмен спамятью 8 не производится, Для обращения к памяти 8 процессор 1 формируетна шине 17 ацрес, содержащий в двухстарших разрядах коц 10, При этом память 6 не производит операции обмена(адрес лежит в чужом" диапазоне), апамять 8 расценивает его как "свой",так как в старших разрядах адресногокода на шине 22 соцержится комбинация 00, определяющая зону 000000037777 ц,11 1,01 9451 1 2При работе ЭВМ возникает необхоаи,4мость совмещения адресных пространств, покрываемых бпоками 6 и 8 памяти. Для этого триггер 73 (фиг. 5) переключается по цепи 10-70-77 в противоположное состояние, в резупьтате чего элемент 74 перецает старший разряц адреса на шину 22 без искажения. В этом случае адреса памяти 6 и памяти 8 совпааают и опе-рации обмена выполняются в них синхоонно. Память 6, как и память 8, макет выпопняться в виде постоянного, попупостоянного ипи оперативного запоминающих устройств ипи их комбинации. Будем считать, что память 6 и память 8 соаер жат как постоянную, так и оперативную части. Поспе окончания сигнале "Общий сброс" процессор автоматически ипи по инициативе оператора переходит к выпоп- нению одной из программ, записанных в постоянной части памяти 6. Такой программой может быть программаегруэчик, под управлением которой информация вводится в ЭВМ и размешается в оперативной части памяти 6; Процедура ввода определяется составом периферийных устройств, поаключенных к ЭВМ интерд фейсом, системой команц и другими ха; рактеристиками конкретной ЭВМ. Эта процедура осуществляется одним иэ аз вестных способов. Вводимые данные размешаются в памяти 5, Вводимая в. память 6 программа преаставпена в виде последовательности машинных кодов, т.е.ввоц может сопровождаться ввоцом заранее подготовленного массива вспомогательной информации в дополнитепьную память 8 (адресные пространства, занимаемые блоками 6 и 8 памяти, на этапе ввода не совпадают), Еспи вспомогатель ная информация отсутствует, то она формируется самой ЭВМ при радоте специапьной программы выделения пинейных участков, Еспи вводимая в память 6 про грамма записана на языке, отпичном от языка машинных кодов, то оиа "перевс аится на этот язык в резупьтате работы программы-транспятдра. Поспе этого цля обеспечения самоконтропя ЭВМ также неоходимо сформировать в памяти 8 массив вспомогательной информации, дня чего испопьэуется программа выдепения линейных участков.Программа выаепения пинейных участков выпопняется спедующим образом.Во все ячейки (100000-137777 ц)памяти 8 процессор 1 поспеаоватепьно записывает копии кодов, расположенных в памяти 6. Последовательно анализируя13 1019рабочую программу, записанную в память6 в машинных кодак, процессор 1 опрецепяет адрес начала А и адрес концаА 1 очередного ( л -гс) пикейного участ.кд рабочей программы и подсчитывает Зчисло импульсов П , Пху ф "П 1 и1 1,которые формируются,на пиниях Х,Х Х шины 19 при непрерывнойработе, ЭВМ на 1-ом пинейном участке.Код П. П х, " и " записываетсяв память 8 по адресу, смещенному относительно адреса Д 11 на 32 К. Компоненты этого кода П"х ( 1,2 ) загружаются в и счетчиков 53 (фнг. 3)при выходе ЭВМ на начапо 1-го линей . фного участка.Таким образом, поспе окончания рабо-Фты программы выделения,пинейных участков в памяти 8 формируется следующаяинформация: еспи адрес ячейки памяти 20равен .увеличенному на 32 К адресу началакакого-пибо, линейного участка рабочейпрограммы, то в этой ячейке хранитсякод для последующей загрузки счетчиков53 прн выходе ЭВМ на начало этогоучастка; если адрес ячейки памяти неудовлетворяет укаэанному усповию, то вэтой ячейке записана копия кода, распоапоженного в соответствующей ячейке па мяти 6. 30В дальнейшем, при совмещении адреных пространств, занимаемых блохами6 и 8, программная и вспомогательнаяинформация извлекается из этих блоковсинхронно, поэтому признаком начала оче-Зрецного линейного участка рабочей про, граммы является появление несовпадающей информации на выходах блоков 6 и 8при обращении.к ним.После того как массив информации в ,рдополнительной памяти 8 сформирован,управление передается на начапо рабочейпрограммы посредством выполнения следующей переходной программы (пп, 1 ф 1 ф. Совместить адресные пространст-ва, покрываемые блоками 6 и 8. Этакоманда прецставляет собой обычнуюкомаиду пересыпки данных из .регистрапроцессора в память, Данные могут бытьлюбыми, тах как они не используются, ав качестве адреса памяти указываетсяадрес, на который дешифратор 70 (фиг,5)реагирует выдачей сигнала на выход 77.Сигнал стробирования цешифратора 70,поступающий по пинии 25 шины 12,является интерфейсным сигнапом поцтвержцения истинности адреса, установленного на шине 10, и вырабатываетсяпроцессором. Поц действием сигнала с 451 14выхода 77 дешифратора 70, во-первых,формируется ответный сигнал на выходеэлемента ИЛИ 72 для оповещения процессора 1 о завершении операции записи .(процессор 1 по попучении этого сигнапаосвобождает шины 16 и 9), и, во-вторых,триггер 73 переводится в состояние, прикотором на входе 79 элемента 74 постоянно поддерживается сигнап "погическогонулями, в результате чего старший разрядадреса с пинии 80 поступает на линию81 беэ инвертирования. Начиная с этогомомента времени, с точки зрения" процессора 1, адреса бпоков 6 и 8 памяти.совпадают и пежат в предепах 000000037777 й, причем информация об ожидаемом числе импульсов на интерфейсныхпиниях (бпок 8) точно фподстыкованафпо адресам к соответствующим начальным командам линейных участков рабочейпрограммы (блок 6),2 ф. Загрузить счетчики 53 с шиныданных", Эта команда, так же как и 1предыдущая, явпяется командой пересыпки по заданному адресу содержимого одного из регистров процессора, в которомпредваритепьно подготовлен код дпя загрузки счетчиков, Этот код выбираетсятаким, чтобы к моменту выбора из памяти 6 команды Зф содержимое счетчиков 53, работающик в режиме вычитания(подсчета сигналов на линиях шины 19),было равно нупкь. Адрес записи "опознается" аешифратором 24 при стробировании по уцравляющему входу сигналом подтвержцения истинности ацреса, в результате чего срабатывает формирователь 36и информация с шины 18 записывается всчетчики 53. Ответный сигнал об окончании операции посыпается в процессорпо цепи 30-38-1 9-1, Прием информациив счетчик производится и при наличииимпульса на его счетном входе (т.е.безусловно), тах хак управление по К 9 входам Этриггера 61 бопее приоритетно, чем управление цо входу синхронизации С,3 . Перевести триггер 26 в состояМ юние, разрешающее выдачу сигнала прерывания на линию 21". Эта команда помечена в памяти 8 как начальная, спецовательно выбор самой команды из памяти6 по цепи 6-,11-3-18-1 сопровождаетсявыбором некоторой (не совпадающей сней) информацией иэ памяти 8 по цепи8-13-15-14-3-20-2 (фиг. 1). Информация иэ памяти 6 и памяти 8 при наличиисоответствующих сигнапов сопровождениязапоминается в регистрах 41 и 40, При9451 16редном линейном участке рабочей программы и т.д,При поступвении сигнала внешнегопрерывания по одной из линий шины 19процессор 1 завершает выполнение текущей команды и приступает к выпопнениюстандартной процедуры перехода к прерывающей программе. Эта процедура обычновыполняется на микропрограммном уровнеи прецусматривает, в частности, упрятывание" в память (например в аппаратно реализованный стек) всей. информации,необходимой дня поспедующего возобновпения работы по программе с прерванногоместа. К этой информации, в частности,относится и содержимое счетчиков 53.Счетчики 53 выполнены программно-доотупными. Чтение из счетчиков. производятся при обращении по определенному адресу, который определяется дешифратором24. Сигнап с его выхода поступает навход 44 блока 23 и открывает перецающие элементы 57 (фиг.4), в результате чего информация с выходов 58 ячеек56 поступает на шину 18 н затем в процессор 1. Ответный сигнал завершенияоперации формируется по цепи; 30-.381 9-1.При работе прерывающей программыиспользуются те же аппаратные средстваконтроля, что и при выпопнении исходной(рабочей) программы,Выход из прерывающей программы,как обычно, сопровождается восстановпением всей необходимой информации, вчастности содержимого счетчиков 53.Запись в счетчики информации с шины 18производится при срабатывании управляющей цепи 17-24-36-51. (фиг. 2) и дапее цепи 67-63-61 или 65-62-61 (фиг.4) в зависимости от значения информационного разряда на соответствующей пинии59 шины 18. Далее управление передается 1 трерванной программе.При выпопнении станцартных процедуруцрятывания - восстановления на шине19 появпяются "лишние" импульсы, неучтенные эталонным" кодом, ранее извлеченным .из памяти 8 и помещенным всчетчики 53. Однако принципиапьно возможно ввести соответствующие поправкипри передаче кода из стека в счетчики53, испопьзуя арифметическое устройст.во процессора. Эти поправки зависят отконкретной реализации ЭВМ и закпадываются в микропрограмму выхода .из прерывания на этапе ее разработки.При обнаружении ошибки триггер 25устанавливается в состояние, прн котоВ отсутствие внешних прерываний рао- . смотренный цикл работы устройства 2 периодически повторяется. При выборе начальной команцы очередного линейного50 участка устанавпивается в "единицу" триггер 29, срабатывает элемент И 33, триггер 28 принимает информацию о правильности работы ЭВМ на предыдущем линейном участке, а сигнал по цепи 32-37-49-23 вызывает прием "эталонной информации с шины 20 в счетчики 53, предопределяя работу ЭВМ на оче 15 101 наличии готовностей блоков 6 и 8 триггеры 28 и 27, устанавливаются в единичное состояние, ранее сброшенные по началу интерфейснсро сигнапа "занятость магистрали". Сигналы с триггеров 28 5 и 27 поступают через элемент И 34 и элемент 39 задержки на синхровход триггера 29. К этому моменту времени на выходе бпока сравнения. сформирована ногическая" единица, так как коды 1 ф в регистрах.40 и 41 не совпадают.Триггер 29 устанавпивается в "единичное состояние, и, поскопьку в исход-.ном состоянии сигнац на линии 21 равен "1, срабатывает элемент И 33. К это му моменту времени, как указано в п.2, содержимое счетчиков 53 равно "0" .следовательно, сигнап на выходе элемента ИЛИ-НЕ .43 имеет единичное значение, В резупьтате срабатывает элемент И 32, 20 формирователь 37 и информация с шины 20 загружается в счетчики 53. В то же время триггер 25 устанавливается в состояние, соответствующее отсутствию прерывания ("0 на инверсном выходе), что . гарантирует поддержаниецогической" единицы на выходе 21 независимо от состояния триггера 26. Команда Зф, так же как и предыдущие, явпяется стандартной командой типаРегистр-память и выпол-зо няется анапогично, Адрес определяется дешифратором 24. Сигнал с выхода дешифратора поступает на установочный вход триггеуа 26 и, проходя по цепи ЗО-191, возвращается в процессор 135 в качестве ответного сигнала об окончании операции. Сигнал на пинии. 21 сохраняетединичное значение.4, Передать управпение на началоМрабочей программв". Управпение переда ц ется первой команде рабочей программы, которая помечена в памяти 8 как начапьная. Таким образом, переходная программа обеспечивает вхождение в синхроцизм механизма выпопнения рабочей программы,45 с механизмом контроля.