Устройство для мажоритарного декодирования

) 111) 4 Н 03 М 13/02У БРЕТ И ЕТЕЛЬСТВУ Цель ерно- тем кий ко,СС 98 1984. ой 19 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ К АВТОРСКОМУ С 1(56) Авторское свидетельство902283, кл. Н 03 М 13/02,Авторское свидетельство СУ 1372627, кл, Н 03 М 13/02,(54) УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГОДЕКОДИРОВАНИЯ(57) Изобретение относится к техникдекодирования линейных блоковых код и может быть использовано в системапередачи дискретной информации поканалам с шумами, в частности постандартным телефонным каналамизобретения - повышение достовсти передаваемой информации пуосуществления мажоритарного декодирования в целом. Устройство для мажоритарного декодирования содержитаналого-цифровой преобразователь1, блок 2 нормировки, блок 3 оперативной памяти, счетчики 4 и 5, блок6 памяти, блок 7 последовательногоумножения, накопитель 8, регистр 9сдвига, блок 10 прерывания, формирватель 11 импульсов, блок 12 управления, блок 13 инверсии адреса.6 э.п. ф-лы, 7 ил.19 15171 ления сигнала на втором выходе элемента 55 задержки относительно появления сигнала на его входе) на втором выходе элемента 55 задержки появляется импульс и поступает через эле 5 мент 53, открытый уровнем логической11 111 на своем первом входе, на выход блока 1 2 и далее на соответствующий вход накопителя 8 устройства , Если 1 0 четвертый триггер 50 в этот момент находится в состоянии "0 " ( сиг нал "Окончание сложения " блока 1 2 ) , т о других изменений, вызванных дейс твием импульса на втором выходе эл еме нта 5 5 задержки, в схеме и е пр оихв оди т . С приходом очередного тактового импульса на вход блока 1 2 с выхода блока 1 0 прерывания устройства н а вход элемента 5 5 задержки третий 20 триггер 49 устанавливается в единичное состояние. Сигнал с выхода третьего триггера 49 поступает на соответствующий вход блока 7 последовательного перемножения и подготавливает 25 последний к вычислению очередного произведенияСигнал "Окончание сложения с третьего выхода блока 6 устройства поступает через аналогичный вход блока 12 на вход четвертого триггера 50 блока 12 и устанавливает его в единичное состояние. Очередной тактовый импульс с выхода блока 10 прерывания устройства, поступающий через вход блока 12 на вход элемента 55 задержки блока 12 с задержкой на время (3, + +), поступает на синхровход пятого триггера 51, устанавливая его в единичное состояние, Четвертый триггер 50 устанавливается в нулевое состояние сигналом, поступающим с выхода пятого триггера 51 на его К-вход. Этот же единичный потенциал поступает на вход элемента 54. Через временной интервал импульс появляется на третьем выходе элемента 55 задержки и через вход открытого элемента 54 поступает на соответствующий вход блока 12 и далее на синхронход регистра 9 устройства, осуществляя в нем сдвиг на один разряд (в накопителе 8 осуществлено решение всего оценочного уравнения)Этот же импульс с выхода элемента 54 поступает на синхровход шестого триггера 52 и устанавливает его в единичное состояние, Потенциал с инверсного выхода шестого триггера 52 поступает 2037на выход блока 12 и далее на вход накопителя 8, закрывая в нем элементы И и подготавливая его тем самым к решению очередного оценочного уравнения.Начальная установка устройства (установка всех счетчиков, триггеров и регистров, входящих в состав устройства, в исходное состояние после подачи питания) является несущественной и в данном устройстве не предусмотрена, поскольку перед началом сеанса связи в существующих системах связи предусмотрено время вхождения системы в синхронизацию, состоящую из нескольких периодов импульсов от системы цикловой синхронизации.Предлагаемое устройство подготавливается к процессу приема и декодирования кодовых комбинаций в течение одного периода импульсов от системы цикловой синхронизации. Вместе с тем, если начальная установка устройства является необходимой, то она может быть выполнена известными инженерными методами (путем подачи сигнала "Установка" на соответствующие установочные входы триггеров и счетчиков).Формула и э о б р е т е н и я1. Устройство для мажоритарного декодирования, содержащее блок прерывания, первый выход которого соединен с первыми входами блока памяти и блока инверсии адреса, выход которого соединен с первым адресным входом блока оперативной памяти, второй выход блока прерывания соединен с первым входом первого счетчика, выходы разрядов которого объединены с соответствующими первыми выходами блока памяти и соединены с вторыми адресными входами блока оперативной памяти, третий выход блока прерывания соединен с вторым входом блока инверсии адреса, формирователь импульсов, выход которого соединен с управляющим входом блока оперативной памяти, четвертый выход блока прерывания соединен с первым входом второго счетчика, регистр сдвига, выходы разрядов которого являются первыми выходами устройства, первый, второй и третий входы блока прерывания являются соответственно входами22 137 35 21 1517 тактовой, кадровой и цикловой синхронизации устройства, о т л и - ч а ю щ е е с я тем, что, с целью повышения достоверности устройства5 в него введены блок последовательного умножения, накопитель, блок управления, блок нормировки и аналого-цифровой преобразователь, выходы кото" рого соединены с первыми входами бло ка нормировки, выходы которого соединены с информационными входами блока оперативной памяти, выходы которого соединены с первыми входами блока последовательного умножения, выходы которого соединены с первыми входами накопителя, первый выход которого соединен с первым входом регистра сдвига, вторые входы блока нормировки, первого счетчика и накопителя 20 объединены и подключены к третьему выходу блока прерывания, третийвход блока нормировки объединен с первым входом блока прерывания, третий вход первого счетчика и вход 25 формирователя импульсов подключены соответственно к первому и второму выходам блока прерывания, второй и третий выходы блока памяти соединены соответственно с первым и вторым вхо дами блока управления, третий вход которого подключен к четвертому выходу блока прерывания, выходы разрядов второго счетчика соединены с вторыми входами блока памяти, четвертый выход которого соединен с четвертым входом блока прерывания, вторым входом второго счетчика и является вторым выходом устройства, первый и второй выходы блока управления соединены соответственно с вторым и третьим входами блока последовательного умножения, третий и четвертый выходы блока управления соединены соответственно с третьим и четвертым входами накопителя, второй выход которого является третьим выходом устройства, пятый выход блока управления соединен с вторым входом регистра сдвига, вход аналого-цифрового пре 50 образователя является информационным входом устройства.2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок прерывания содержит триггеры, элемент ИЛИ, элемент НЕ и элементы И, выход первого триггера соединен с первым входом элемента ИЛИ, выход второго триггера соединен с 0-входом третьего триггера, выход которого соединен с К-входом второго триггера, первым входом первого эле,мента И и с вторым входом элемента ИЛИ, выход четвертого триггера соединен с 0-входом пятого триггера, выход которого соединен с К-входом четвертого триггера и с 0-входом шестого триггера, выход которого соединен с К-входом первого триггера и первым входом второго элемента И, выход элемента НЕ соединен с первым входом третьего элемента И, вторые входы элементов Ии входы синхронизации третьего, пятого и шестого триггеров объединены и являются третьим входом блока прерывания, 0-входы второго и четвертого триггеров объединены и подключены к шине логической единицы , входы синхронизации второго и четвертого триггеров и 8-вход первого триггера являются соответственно первым, вторым и четвертым входами блока прерывания, выход элемента ИЛИ соединен с входом элемента НЕ и является первым выходом блока прерывания, выходы первого, второго и третьего элементов И являются соответственно вторым, третьим и четвертым выходами блока прерывания.3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что, блок управления содержит триггеры, элементы И и элемент задержки, выход первого триггера соединен с 0-входом второго триггера, выход которого соединен с К-входом первого триггера, 0-входом третьего триггера и первым входом первого элемента И, выход четвертого триггера соединен с 0- входом пятого триггера, выход которого соединен с Й-входами четвертого и пятого триггеров, 0-входом шестого триггера и первым входом второго элемента И, первый выход элемента задержки соединен с входами синхронизации второго и третьего триггеров и является вторым выходом блока управления, второй выход элемента задержки соединен с входом синхронизации пятого триггера и вторым входом первого элемента И, выход которого соединен с К-входом шестого триггера и является четвертым выходом блока управления, третий выход элемента задержки соединен с вторым входом второго элемента И, выход ко 2324151137торого соединен с входом синхронизации шестого триггера и является пятым выходом блока управления, Р"входы первого и четвертого триггеровобъединены и подключены к шине логической "единицы", входы синхронизации первого и четвертого триггеров и вход элемента задержки являются соответственно первым, вторыми третьим входами блока управления,выход третьего триггера и инверсныйвыход шестого триггера являются соответственно первым и третьим выходамиблока управления,4. Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок последовательного умножения содержитумножитель, регистр и группу элементов И, выходы которых соединены ссоответствующими первыми входамп умножителя, выход которого соединен спервыми входами регистра, выходы разрядов которого соединены с первымивходами соответствующих эцементов Игруппы и являются выходом блока по- .следовательного умножения, вторыевходы умцожителя и регистра являютсл соответственно первым и третьим входами блока последовательного умножителя, вторые входы элементов И группы объединены и являютсявторым входом блока последоиательггсгоумножения,5. Устройство по и. 1, о т л ич а ю щ е е с я тем, что накопитель содержит сумматор, регистр,группу элементов И, элемент ИЛИ итриггер, выход сумматора соединен синформационным входом регистра, выходы разрядов которого, кроме знакового, соединены с первыми входамисоответствующих элементов И группы исоответствующими входами элементаИЛИ, выход которого соединен с Рвходом триггера, выходы элементов Игруппы соединены с соответствующимипервыми входами сумматора, вторыевходы элементов И группы объедицецы и являются третьим входомнакопителя, входы синхронизациитриггера и регистра объединены иявляются четвертым входом накопите"ля, вторые входы сумматора и Б-входтриггера являются соответственнопервым и вторым входами накопителя,знаковый выход регистра соединенс объединенными третьими входамиэлементов И группы и является пер 5 1 О 15 20 25 30 35 40 45 50 55 вым выходом накопителя, инверсный выход триггера является вторым выходом накопителя.6, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок нормировки содержит регистры, умножитель, делитель, элемент памяти, триггер, счетчик, элемент задержки, квадратор, узел извлечения квадратного корня и накопитель, выход которого соединен с входом узла извлечения квадратного корня, выход которого соединен с информационным входом первого регистра, выход которого соединен с первым входом делителя, выход элемента памяти соединен с ицформационггым входом второго регистра, выход которого соедицен с первым входом умцожителя, выход которого соединен с вторым входом делителя, первый выход элемента задержки соединен с сицхронизирующнм входом второго регистра, второй выход элемента задержки соединен с. управляющим входом элемента памяти и К-входом триггера, инверсный выход которого соединен с первым входом накопителя, второй вход умцожителя подключен к шине сигнала -и, где и - разрядность кода, выходы разрядов счетчика соединены с соответствующими адресными входами элемента памяти, информацггон гый вход которого объединен с входом квадратора и является первым входом блока нормировки, выход квадратора соединен с вторым входом накопителя, входы синхронизации первого регистра и триггера и установочшц вход счетчика объединены ц являготся вторым входом блока нормировки, Р-вход триггера подключен к шине логической "едиггццы , третий вход накопителя, вход элемента задержки и вход синхронизации счетчика объединены и являются третьим входом блока нормировки, выход делителя является выходом блока нормировки.7. Устройство по п. 6, о т л и - ч а и щ е е с я тем, что накопитель содержит сумматор, регистр и группу элементов И, выходы которых соединены с соответствующими первыми входами сумматора, выход которого соединен с первым входом регистра, выходы разрядов которого соединены с первыми входами соответствующих элементов И группы и являются выходами блока накопления, вторые входы151 сумматора и регистра являются соответственно вторым и третьим входами блока накопления, вторые входы элементов И группы объединены и являются первым входом блока накопления.15113 Составитель С. БерестевичТехред М.Моргентал Редактор А. КозоризКорректор О. Кравцова Заказ 6301 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1011517137 алгоритм имеет вид 45 Изобретение относится к технике декодирования линейных блоковых кодов и может быть использовано в системах передачи дискретной информа 5 ции по каналам с шумами, в частности по стандартным телефонным каналам.Цель изобретения - повьппение достоверности передаваемой информации путем осуществления мажоритарного декодирования в целом.На фиг. 1 представлена Функциональная схема устройства для мажоритарного декодирования; на Фиг.2 - Функциональная схема блока нормиров-. 15 ки; на фиг. 3 - функциональная схема блока накопления блока нормировки; на фиг. 4 - Функциональная схема блока последовательного умножения; на Фиг. 5 - Функциональная схема нако пителя; на фиг6 - функциональная схема блока прерывания; на Фиг. 7 Функциональная схема блока управления.Устройство для мажоритарного де кодирования (фиг. 1) содержит аналого-цифровой преобразователь (АЦП) 1, блок 2 нормировки, блок 3 оперативнои памяти, счетчики 4 и 5, блок 6 памяти, блок 7 последовательного умно жения, накопитель 8, регистр 9 сдвига, блок 10 прерывания, Формирователь 11 импульсов, блок 12 управления, блок 13 инверсии адреса.Блок нормировки (фиг. 2) содер жит счетчик 14, элемент 15 задержки, элемент 16 памяти, регистры 17 и 18, триггер 19, квадратор 20, накопитель 21, узел 22 извлечения квадратного корня, умножитель 23 . 40 и делитель 24. Накопитель 21 (фиг. 3) содержит сумматор 25, регистр 26 и группу элементов И 27.Блок последовательного умножения (фиг, 4) содержит умножитель 28, регистр 29 и группу элементов И 30.Накопитель 8 (фиг. 5) содержит сумматор 31, регистр 32, группу элементов И 33, элемент ИЛИ 34 и триггер 35. Блок прерывания (фиг6) содержиттриггеры 36-41, элемент ИЛИ 42, элемент НЕ 43 и элементы И 44-46.Блок управления (фиг. 7) содержиттриггеры 47-52, элементы И 53 и 54,элемент 55 задержки,4Устройство для мажоритарного декодирования работает следующим образом.Предлагаемое устройство для мажоритарного декодирования позволяетобрабатывать не каждый символ кодового слова в отдельности, а весьсигнал, соответствующий кодовому блоку и применять решение о наиболее вероятной (правдоподобной) переданнойкомбинации, т,е. повьппать достоверность переданной информации.Устройство работает по следующемуалгоритму:л, Г 0х = зп д = 1,К,где з 8 п - Функция знака,=С С" СМгде- элементы аналогового ве лзктора достаточной статис- тики где и - длина кодового блока исполь-зуемого кода, действующего, на выходе полунепрерывногоканала связи (на информационном входе устройствамажоритарного декодирования в целом (фиг. 1).В более компактной записи данный г " 1 х, = з 8 п, П ," = 1,К,е: =)где ш 11 - количество символов, входящих в 1-ое уравнение,для -го информационногосимвола указанной системы;К - число информационных символов используемого кода;х - решение об -м информа 1ционном символе,При построении этого алгоритмасделан переход кодовых векторов изпространства Хэмминга в Евклидовопространство следующим образом:компоненты кодовых векторов и векторов сообщений замены - соответственно нули на единицы (О - 1), а единицы на минус единицы (1-1).1517137 30 45 50 55 в начальное состояние счетчика 51 и все его разряды устанавливаются в единичное состояние. Этот же импульс с третьего выхода блока 10 прерывания поступает на второй вход блока5 13 инверсии адреса, изменяя его состояние на противоположное. В результате в блоке 13 инверсии адреса выполняются две операции инверсии и на его выходе устанавливается потенциал, разрешающий доступ к тому кубу памяти блока Э оперативной памяти, в который было записано принятое кодовое слово (подлежащее декодиро ванию)Блок 7 последовательного умножения и накопитель 8 устанавливаются в начальное состояние и все разряды счетчика 4 устанавливаются в началь ное состояние при окончании декодирования предыдущего кодового слова. Тактовый импульс поступает с третьего сицхровхода устройства (от местного тактового генератора посту пает на третий вход блока 10 прерывания, в резУльтате чего на его четвертом импульсном выходе формируется импульс, который поступает на синхровход блока 12 и на вход счетчика 4, увеличивая его состояние на единицу (в данном случае все разряды счетчика 4 устанавливаются в нулевое состояние) . Это состояние счетчика 4 поступает на адресные входы блока 6 и на его адресных выходах появляется код адреса элемента кодового слова, хранящегося в блоке 3 оперативной памяти, который является первым элементом пер 40 вого произведения оценочного уравнения для первого информационного символа.С этого момента начинается выполнение программы декодирования, хранящейся в блоке 6. Значение символа,считанное из блока 3 оперативнойпамяти, поступает на вход блока 7последовательного умножений в ко-тором осуществляется последовательное умножение элементов, входящихв решаемое в данный момент произведение, Выполнение операции последовательного перемножения в блоке 7последовательного умножения сицхроцизирустся импульсами, поступающимис первого выхода блока 12 ца второйвход блока 7 последовательного умножения, С приходом очередного импульса с третьего синхровхода устройства ца третий вход блока 10 прерывания на его четвертом выходе формируется импульс, поступающий на третий вход блока 12, в котором формируются сигналы, синхронизирующие работу блока 7, накопителя 8 и регистра 9. Этот же импульс с четвертого выхода блока 10 прерывания поступает на вход счетчика 4, увеличивая его состояние на единицу, В результате на адресных выходах блока 6 формируется код адреса ячейки блока Э оперативной памяти, в которой хранится символ декодируемого кодового слова, входящий в решаемое в данный тактовый момент времени произведение блоком 7, когда все символы декодирующего кодового слова, входящие в решаемое произведение (в данном случае первое), будут перемножены, Одновременно с адресом последнего символа, входящего в первое произведение данного оценочного уравнения, нацвыходе Окончание умножения" блока 6 появляется сигнал "Окончание умножения", который поступает на аналогичный вход блока 12. В результате на третьем выходе блока 12 формируется потенциал поступаю)щий на третий вход накопителя 8 и разрешающий прием в накопитель 8 результата последовательного перемножения, сформированного в блоке 7, а на втором выходе блока 12 формируется потенциал, поступающий на третий вход блока 7, подготавливающий его к выполнению очередной процедуры последовательного умножения.Когда в устройстве осуществляется вычисление всех произведений, входящих в решаемое оценочное уравнение, одновременно с формированием кода адреса элемента кодового слова, входящего последним в последнее произведение оценочного уравнения, на соответствующем выходе блока 6 формируется сигнал, свидетельствующий об окончании выполнения операции умножения, а на третьемего выходе формируется сигнал, свидетельствующий о том, что все оценочное уравнение для данного (в данномслучае первого) информационного символа решено. Этот потенциал поступает на второй вход блока 12. В результате, после выполнения ц 1 ечедцейоперации сложения, в цакопитл Я2 7137 11 151на пятом выходе блока 12 формируетсяимпульс, который поступает на входрегистра 9, ирезультат оценки декодируемого инФормационного символа(знак суммы произведений символов,входящих в оценочное уравнение дляданного информационного символа)записывается в младпшй разряд регистра 9 (в регйстре 9 осуществляетсясдвиг информацп на один разряд).Далее устройство переходит к решению очередного оценочного уравнения.Если в кодовом слове происходитнеисправимая ошибка (абсолютное значение оценочного уравнения равно нулю, т.е, невозможно определить знакоценочного уравнения), то на второмвыходе накопителя 8 появляется сигнал, который поступает на третийвыход устройства и свидетельствуето пенсправимой ошибке, произошедшейв кодовом слове, Этот сигнал будетоставаться неизменным до окончаниядекодирования данного кодового слова. В последнем такте программы, когда ца адресных шинах блока 6 будетсформирован код адреса последнегоинформационного символа, входящегов последнее произведение решаемогов данный момент последнего оценочного уравнения, ца соответствующемвыходе блока 6 Формируется сигналокончания декодирования, который поступает на четвертый вход блока 10прерывания, свидетельствуя об окончании процесса декодирования данногокодового слова, и ца вход установки в начальное состояние счетчика 4,устанавливая все его разряды в начальное состояние,Сигнал "Окончание декодирования"через блок 10 прерывания поступаетна соответствующий вход накопителя8. В результате действия этого сигнала происходит сброс сигнала онеисправимой ошибке на соответствующем выходе накопителя 8, если этотсигнал установлен в процессе декодирования. В этот момент в регистр 9оказываются принятыми результатырешения всех оценочных уравнений,Рассмотрим процесс записи и блоке3 оперативной памяти кодовых слов,поступающих из канала связи. Поскольку элементы кодовых слов поступают иэ канала связи непрерывно,а процесс декодирования, в силу своего последовательного характера, как 5 10 15 20 25 30 35 40 45 50 55 правило, не может быть выполнен в течение одного периода импульсов системы тактовой синхронизации, то импульсы кодового слова, поступающего нз канала связи через АЦП 1 и блок 2 нормировки, записываются в блок 3 оперативной памяти во время декодирования предыдущего кодового слова. Емкость блока 3 оперативной памяти можетбыть условно разделена на два куба памяти, доступ к которым определяется состоянием выхода блока 13 инверсии адреса. При этом в процессе декодирования разрешен доступ к одl ному кубу памяти, а в процессе записи элемента кодового слова с выхода блока 2 нормировки устройства к другому кубу памяти блока 3 оперативной памяти. Импульс от системы тактовой синхронизации поступает на первый вход блока 10 прерывания. Появление этого импульса свидетельствует о том, что на выходе блока 2 нормировки сформирован очередной отнормироваццый элемент прицимаемо" го кодового слова. Появление импульса на первом входе блока 10 прерывания переводит его в режим ожидания окончания текущего такта декодирования. С приходом очередного тактового импульса ца первый вход блока 10 прерывания (текущий такт выполнения программы декодирования окончен) он переходит в режим прерывания. При этом на его первом выходе формируется потенциал, запрещающий работу блока 6 и разрешающий работу счетчика 5. Кроме того, этот же потенциал поступает на вход блока 13 инверсии адреса и изменяет состояние его выхода на противоположное, инвертируя тем самым состояние старшего адресного входа блока 3 оперативной памяти и разрешая доступ к другому кубу памяти блока 3 оперативной памяти.При таком состоянии первого выхода блока 10 прерывания все младшие адресные входы блока 3 оперативной памяти) оказываются подключенными к выходам счетчика 5. Одновременно с изменением потенциала ца первом выходе блока 10 прерывания на его четвертом выходе импульс це Формируется, а ца втором выходе блока 10 прерывания формируется импульс, который поступает ца вход счетчика 5 и изменяет его состоя13 14 15 17137 10 15 20 30 35 40 45 50 ние на единицу, Этот же импульспоступает на вход формирователя 1импульса и через время, необходимоедля подготовки блока 3 оперативнойпамяти к приему информации, навыходе формирователя 11 появляетсяимпульс, поступающий нд соответствующий вход блока 3 оперативной памяти. В результате значение элементапринимаемого кодового слова, поступившее на вход блока 3 оперативнойпамяти с выхода блока 2 нормировки,записывается в куб памяти блока 3оперативной памяти, противоположнойтому, в котором хранится декодируемое кодовое слово, С приходом следующего тактового импульса на первыйвход блока 10 прерывания состояниеего первого выхода принимает первоначальное состояние, При этом напервом выходе блока 10 прерываниявновь форьоруется сигнал, запрещающий работу счетчика 5 и разрешающийработу блока 3 оперативной памяти,а состояние блока 13 инверсии адреса вновь меняется на противоположное,что разрешает доступ к тому кубу памяти, в котором хранится декодируемое кодовое слово: Тактовый импульсс четвертого выхода блока 10 прерывания изменяет текущее состояниесчетчика 4. В устройстве продолжается процесс выполнения программыдекодирования В момент окончанияпрограммы декодироваьня на всехтрех неадресных выходах блока 6появляются сигналы окончания умножения и окончания сложения и поступают на соответствующие входы блока 12, на соответствующих выходахкоторого формру:отся сигналы, поступающие на соответствующие входыблока 7 и накопителя 8, устанавливая их в начальные состояния. Сигнал нОкончание декодирования поступает на соответствующий выходустройства, свидетельствуя об окончании процесса декодирования. К этому моменту времени процесс приемаового кодового слова может оказаться неоконченным и оставшиесякодовые символы могут быть записаныв блок 3 оперативной памяти. Сигналс соответствующего выхода блока 6памяти одновременно поступает начетвертый вход блока 10 прерывания,в результате чего на его первом выходе формируется сигнал, запрещающий работу блока 6, разрешающийработу счетчика 5, и изменяет состояние выхода блока 13 инверсии адреса на противоположное. Этот потенциал на четвертом выходе блока10 прерывания сохраняется неизменным до прихода импульса нд его второй (от системы цикловой синхронизации), С приходом этого импульсауказанные процессы декодированияи приема повторяются, т.е. на первом выходе блока 10 прерывания устанавливается потенциал, запрещающийработу счетчика 5 и разрешающийработу блока 6, Этот же потенциалс первого выхода блока 10 прерывания поступает на соответствующий входблока 13 инверсии адреса, изменялсостояние его выхода на противоположное. Одновременно на третьем выходе блока 10 прерывания формируется импульс, который поступает навход установки в начальное состояние счетчика 5, и все его разрядыустанавливаются в начальное состояние. Этот же импульс с третьего выхода блока 10 прерывания поступаетнд вход бпока 13 инверсии адреса,изменяя его состояние на противоположное, В результате в блоке 13 инверсии адреса выполняются две операции инверсии и нд его выходе устанавливается потенцал, рдэрешдющийдоступ к тому кубу памяти блока 3оперативной памяти, в который былозаписано принятое кодовое слово,подлежащее декодированию,Блок 2 нормировки (фг, 2) работает следующим образом.Число разрядов первого 17 и второго 18 регистров выбирается равнымчислу разрядов АЦП 1 устройства длямажоритарного декодирования в полом(фг. 1) . Объем памяти элементд 16памяти должен быть не меньше и ячеек,каждая из которых содержит 1 разрядов, ачальным состоянием счетчика14 считается установление всех егоразрядов в единицы.Рассмотрим работу блока 2 орюровки в момент окончания декодирования кодового слова.С третьего выхода блока 10 прерывания устройства мажоритарного декодирования в целом через второйвход блока 2 нормировки поступаетсинхроимпульс на синхровход второгорегистра 18, в результате чего в ре 15151713716гистр 18 записывается значение (в двоичном коде) сформированное квадратором 20, накопителем 21 и узлом 22 нормы кодового вектора поступив 5 шего на вход АЦП 1 (фиг. 1) и записанного в элемент 16 памяти. При обработке следующего кодового слова на выходе блока 2 нормировки будут формироваться отнормировацные значения предыдущего кодового слова, при этом элемент 16 памяти и первый регистр 17 осуществляют задержку инФормации на п импульсов от системы тактовой синхронизации. Во-втором 15 регистре 18 информации хранится неизменной в течение длительности одного кодового слова. Рассмотрим этот процесс подробнее. Импульс с второго входа блока 2 нормировки устацавли вает триггер 19 в единичное состояние. Пулевое состояние с инверсного выхода триггера 19 поступает ца управляющий вход накопителя 21, тем самым подготавливая его к принятию 25 первого символа очередно; о кодового слова. Этот же синхроимпульс, поступающш с второго входа блока 2 нормировки, устанавливает все разряды счетчика 14 в начальное состояние.Одновременно с появлением тактоного импульса ца третьем входе блока 2 нормировки (ст системы тактовой синхронизации) на информационных входах блока 2 нормировки формируется35 первыц символ очередного кодового слова, который поступает ца аналогичные входы элемента 16 памяти. Этот же импульс с третьего сицхровхода блока 2 нормировки поступает ца синхровход счетчика 14, увеличивая его состояние ца единицу ,это состояние поступает на адресные входы блока 16 оперативной памяти с задержкой на время с, , равной вре меци срабатывания счетчика 14 плюс время подготовки элемента 16 памяти к приему информации. Этот импульс с первого выхода элемента 15 поступает на синхровход первого регистра 17. В результате в первый регистр 1750 будет переписано состояние ячейки элемента 16 памяти, адрес которой сформирован на выходах счетчика 14. Через время, необходимое для подготовки к приему информации в пер вый регистр 17, относительно появления импульса ца первом выходе элемента 15, импульс появится на его втором выходе. Этот импульс поступает на управляющий вход элемента 16 памяти, в результате чего в ячейку с тем же адресом записывается символ очередного кодового слова, поступающего через АЦП 1 на информационные входы блока 2 нормировки.Таким образом, при помощи элемента 16 памяти осуществляется задержка символов кодового слова на длительность передачи кодового блока. Такая организация процесса задержки позволяет использовать данное устройство для различных кодов при различных электрических скоростях передачи данных. Этот же импульс с второго выхода элемента 15 поступает ца Е-вход триггера 19, устанавливая его в нулевом состоянии. Это состояние с инверсного выхода триггера 19 поступает ца управляющий вход накопителя 21, в результате чего в нем будет происходить процесс накопления квадратов символов принимаемого кодового слова. С приходом очередного импульса с третьего синхровхода блока 2 нормировки (Фиг. 1) ца его ицформациойцом входе появится следующий символ кодового слова, который поступит на аналогичные входы элемента 16 памяти. Этот же импульс изменит состояние счетчика 14 на едшшцу и поступит через первый выход элемент 15 на синхровход первого регистра 17 и через второй выход элемент 15 ца управляющий вход записи элемента 16 памяти. Оба регистра работают в режиме, когда их состояние действует на их выходе. С выхода первого регистра 17 символ кодового слова поступает на первую группу входов умножителя 23, где происходит умножение ца постоянный множитель поступающий на вторую группу входов умножителя 23. В результате на первую группу входов делителя 24 поступает символ кодового слова, а на вторую группу входов делителя 24 - норма вектора этого же кодового слова (подсчитанная на предыдущем цикле), вследствие чего на выходе блока 2 нормировки появляется отнормироваццый символ. С приходом последнего символа принимаемого кодового слова процесс накопления квадратов символов в накопителе 21 заканчивается и полученный результат через узел 22 поступает на вход ре17 15 гистра 18. С приходом синхроимпульса на второй вход блока 2 нормировки счетчик 14 устанавливается в начальное состояние, а триггер 19 - в единичное состояние, Единичное состояние с инверсного выхода триггера 19 поступает на управляющий вход накопителя 2 1, подготавливая его к принятию первого символа следующего кодового слова,. Этот же синхроимпульс поступает на синхровход регистра 18, в результате чего в Регистр 18 записывается новая норма вектора принимаемого кодового слова, а подсчитанная ранее стирается. С приходом первого символа следующего кодового слова описанный процесс повторяется.Накопитель 8 работает следующим образом.В момент приема результата решения оценочного уравнения знака суммы произведенийсимволов в регистр 9 (фиг. 1) с третьего выхода блока 12 поступает сигнал через вход накопителя 8 на вторые входы элементов 33, закрывая их и тем самым подготавливая накопитель 8 к выполнению очередной операции последовательного сложения. С приходом синхроимпульса выхода блока 12 через вход накопителя 8 на информационных входах накопителя 8 Формируется первое произведение очередного оценочного уравнения. Оно поступает на первую группу входов сумматора 31 и записывается в регистр 32, т.е. элементы 33 закрыты в этот момент времени сигналами на его вторых входах.Сигнал на третьем входе накопителя 8 снимается после обработки накопителем 8 результата первого произведения, входящего в решаемое в данный момент оценочного уравнения. С приходом очередного синхроимпульса на первой группе входов сумматора 31 формируется следующее произведение, ранее записанный в регистр 32 результат последовательного перемножения поступает через элементы 33, открытые потенциалом на их вторых входах, на вторую группу входов сумматора 3 1, где суммируется с вновь пришедшим, ирезультат суммирования записывается в регистр 32. С приходом следующего синхроимпульса с блока 12 описанный процесс повторяется. С приходом последнего произведения, входящего в решаемое в данный момент оценочного 17137 18уравнения, в регистр 32 оказываетсязаписан окончательный результат решения оценочного уравнения и информация со знакового разряда регистра32 (знак суммы произведений символов) поступает в регистр 9 устройства(фиг. 1).Если в кодовом слове происходитнеисправимая ошибка (абсолютное значение оценочного уравнения равно нулю), то на всех входах элемента 34 с 6ИЛИ установятся нулевые потенциалыи, следовательно, нулевой потенциалустановится на его выходе, Синхроимпульс блока 12 поступае: на синхровход триггера 35 накопителя 8 иустанавливает его в нулевое состояние, так как на его П-входе устанав ливается нулевой потенциал с выходаэлемента 34 дИЛИ. Единичный потенциал с инверсного выхода триггера 35поступает на выход сигнала о неисправимой ошибке накопителя 8. Этот сиг нал будет оставаться неизменным доприхода сигнала "Окончание декодиро"11вания для данного кодового слова.Этот сигнал поступает с третьего выхода блока 1 О прерывания устройствана Я-вход триггера 35 накопителя 8и устанавливает его в единичное состояние. После этого цикл работы накопителя 8 повторяется.Блок 12 управления работает следующим образом,СигналОкончание умножения" свторого выхода блока 6 устройствапоступает через аналогичный входблока 12 на синхровход триггера 47 40 и устанавливает его в единичное состояние. Тактовый импульс с выходаблока 10 препывания устройства поступает через третий вход блока 12Гна вход элемента 55 задержки. Через 45 время(где- вРемя задержкипоявления сигнала на первом выходеэлемента 55 задержки относительнопоявления сигнала на его входе) этотимпульс появляется на первом выходеэлемента 55 задержки и, поступив насинхровход второго триггера 48, устанавливает его в единичное состояние. В результате первый триггер 47устанавливается в нулевое состояниесигналом, поступившим с выхода втсрого триггера 48 на В-вход первоготриггера 47 и поступает на вход элемента 53. Через временной инервалл лс (где , - время задержки появ