Устройство для контроля цифровых блоков

(51) 5 ОСУДАРСТВЕННЫО ИЗОБРЕТЕНИЯМРИ ГКНТ СССР ОМИТЕТ ОТКРЫТИЯ НИ ЛЬСТВУ 31Ю. Белов,Лабичев, Ю.М.ИН,П. Сиротюк ьство СССР 1/26) 1984тво СССР 1/16, 1983. войь ааИСАНИЕ ИЗ АВТОРСКОМУ СОИ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВБЛОКОВ(57) Изобретение относится к цифровычислительной технике и может бытиспользовано для контроля и поисканеисправностей в цифровых узлах, блках, типовых элементах замены. Цельизобретения - расширение класса ре емых задач за счет увеличения режимовконтроля. Устройство содержит блок1 управления, блок 2 задания тестовых воздействий, блок 3 разделениявходов-выходов, блок 4 мультиплексо"ров, сигнатурный анализатор 5,:комму.танцор 6 линии связи. Устройство приварьировании кода управления М позволяет сфорсировать различные режимы работы как комбинации операций контроляи диагностики при детерминированных .тестовых воздействиях, задаваемых с,внешней шины данных устройства, с выводом реакций объема контроля на туже шину и при псевдослучайных тестовых воздействиях с формированием откликдв объекта контроля в виде сигнатур и выводом последних на внешнюю .шину данных. 1 з.п. ф-лы, 2 табл.,6 ил.1587515 ставитель И. Хазовахред Л.Сердшкова Ко едактор Н а ор В, Гир НТ ССР Производственно-издательский комбинат "Патент", г. Ужгород,гарина, 101 аказ 2421 Тираж 573 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при113035, Москва, Ж, Раушская наб., д. 4/5Изобретение относится к цифровой вычислительной технике и может бьггь использовано для контроля и поиска неисправностей в цифровых узлах, блоках, типовых элементах замены.Цель изобретения - расширение класса решаемых задач за счет увеличения режимов контроля.На фиг, 1 изображена структурная 10 . схема устройства; на фиг. 2 - 6- примеры технической реализации блока управления, блока задания тестовых воздействий, блока разделения входов- выходов, блока мультиплексоров и сиг натурного анализатора соответственно,Устройство содержит блок 1 управления, блок 2 задания тестовых воздей,ствий, блок 3 разделения, входов-выходов, блок 4 мультиплексоров, сигнатур-щ ный анализатор 5 и коммутатор 6 линии, связи. Блок 1 управления содержит генератор 7 импульсов, шифратор 8, задатчик 9 временного интервала, распределитель 10 импульсов, включающий 25 счетчик 11, регистр 12, коммутатор 13, счетчик 14 и постоянную память 15. Блок 2 задания тестовых воздействий состоит из генератора 16 псевдослучайных кодов, памяти 17, первого 18 и втррого 19 дешифраторов, группы 20 сумматоров по модулю два, первого 21 и второго 22 регистров и блока 23 регистров.Блок 3 разделения входов-выходов содержит дешифратор 24, группу 25 ре" гистров и группу 26 элементов с тремя состояниями на выходе. Блок 4 мультиплексоров содержит в составе группу 27 мультиплексоров и шинный Формирова тель 28, В сигнатурный анализатор 5 " входят группа 29 сумматоров по модулю два, группа 30 регистров сдвига, шинный Формирователь 31 и элемент 32 НЕ Задатчик 9 временного интервала пред ставляет собой часть микросхемы программируемого таймера типа КР 580 ВИ 53.Постоянная память 15 программируется в соответствии с табл, 1. 50Регистр 21 в блоке 2 задания тестовых воздействий должен иметь высокоимпедансное выходное состояние и может быть выполнен на микросхеме многорежимного буферного регистра К 589 ИР 12. Шифратор 8 в блоке 1 управления, имекаий шесть входов и двадцать четыре выхода может быть построен на трех микросхемах постоянных запоминаВ нацих устройств типа К 565 РТ 5 с объединением их .адресных входовПрограммируется шифратор в соответствии стабл. 2. В табл. 2 в графе код М приведендесятичный эквивалент входного двоичного шестиразрядного кода пуп тп,ш ш ш3 й 1 ошифратора 8.Устройство работает следующим образом.Установка кода М = 0(00 0000) науправляющих входах начальной установ"ки блокирует работу всех узлов устройства вследствие единичных сигналовна входах выборки. В невыбранном состоянии блоками устройства не воспринимаются управляющие и синхронизирующие сигналы. Информационные входы-выходы коммутатора 6 линий связи, выходы регистра 21 в блоке 2 задания тестовых воздействий, входы и выходы шинных формирователей 28 и 31 в блоке 4мультиплексоров и сигнатурном анализаторе 5 соответственно находятся ввысокоимпедансном состоянии. На выходе задатчика 9 временного интервалаприсутствует единичный логическийуровень, блокирующий работу распределителя 10 импульсов,Дальнейшая работа устройства определяется режимами работы в соответствии с кодом М,определяющим выходнуюкомбинацию шифратора 8,Режим задания опорной тактовой час.тоты Й осуществляется при коде М =1(00 0001). Режим необходим дляварьирования частоты генерации испытательных воздействий в режиме тестирования псевдослучайными сигналами втех случаях, когда объект контролякритичен к частоте формирования испытательных последовательностей. Приэтом Е-активный сигнал Т поступаетна вход выборки распределителя 10импульсов. В последнем разрешаетсязапись информации в регистр 12, наинформационных входах которого устанавливается байт кода частоты, поступающий с внешней шины данных устройства, Установка байта данных сопровожда"ется синхроимпульсом С по входу синхронизации устройства.Байт данных, соответствующий кодучастоты, записывается в регистр 12. Вдальнейшем при снятии единичного уровня сигнала на входе блокировки распределителя 10 импульсов, поступающего5 15875 на вход сброса счетчика 14, вход запрета постоянной памяти 15 и вход стробирсвания коммутатора 13, на первый выход распределителя импульсовчерез коммутатор 13 передается частотный сигнал с одного из выходов счетчика 11, работающего в режиме делителя частоты. Изменение сигнала в регистре 12 однозначно соответствует из менению частоты Й. На выходах постоянной памяти 15 при этом формируются четыре последовательности синхроимпульсов, разнесенных во времени в следующем порядке следования: С С, Сз, С, и поступающих на выходы распределителя 10 импульсов.Оадатчик 9 временного интервала формирует интервал времени, в течение которого производится тестирование 20 объекта контроля псевдослучайными испытательными сигналами. Задатчик 9 программируется на обработку интервала тестирования при кодах управления М=2 иМ=З, 25М = 2 (00 0010). В укаэанном режиме выбирается эадатчик 9 временного интервала Е-активным сигналом .К. Одновременно сигналом К= 1 задается адрес регистра управляющего слова в эадатчике 9. Код управляющего слова с внешней шины данных устройства посту пает на информационные входы задатчика 9 и, сопровождаемый синхроимпсльсом С , записывается в регистр управофляющего слова задатчика,9 временного интервала, чем обеспечивается програм. мирование последнего в режим одновибратора, запускаемого сигналом стробирования по входу стробирования. 40М = 3 (00 0011). Сигнал К з= О, К = О. Сигналом Кз выбирается задатчик 9 временного интервала. Сигнал К задает адрес регистра данных задатчика 9. На информационные входы задатчи ка 9 с внешней шины данных устройства поступает информационный сигнал, однозначно соответствующий количеству импульсов частоты Й , суммарной длительности периодов которых равна дли тельность импульса на выходе задатчика 9, определяющего интервал работы распределителя 10 импульсов. Информационный сигнал, соответствующий интервалу работы устройства, записывается 55 в регистр данных эадатчика 9 после прохождения синхроимпульса С.Блок 3 разделения входов-выходов предназначен для разделения входов-вы" 15 6 ходов объекта контроля на входные и выходные контакты. Указанная операцийосуществляется при кодах управления М = 4-19 (000100-010011). Названные коды управления соответствуют эагрузке группы 25 регистров в блоке 3. Сигналы Х Х , Х и .:, представляют собой адрес одного из шестнадцати регистров группы 25, а сигнал Х является сигналом выборки блока 3 и пос тспает на вход запрета дешифратора 24. При единичном сигнале Х на выходах дешифратора 24 присутствуют Н-уровнисигналов, ни один из регистров группы 25 не выбран. Синхро- и информационные сигналы регистрами не;воспринимаются. При М = 4 (00 0100 У"Ъ-активнымсигналом Х выбирается блок 3 разделения входов-выходов, Код Х 1 ХХХ= = 0000 преобразуется дешифратором 24в код выборки первого регистра группы25. Сигналом 1, = 0 обеспечивается передача данных с внешней шиныданных устройства через коммутатор 6 линий связи и первую внутреннюю магистраль данных на вторую группу информационных входов блока 3Информационный сигнал, сопровождаемый синхроимпульсом Со, записывается в первый регистргруппы 25 регистров, Последовательноелибо произвольное изменение кода М от 4 до 19 позволяет загрузить все регистры группы 25 в блоке 3 разделения входов-выходов. При этом каждому разряду группы 25 регистров приводится в соответствие вход-выход объекта, контроля. В разряды группы 25. регистров, соответствующие входам объекта контроля, записываются единицы, выходам - нули. Элементы с тремя состояниями на выходе группы 26, на первые входы которых поступают уровни нулевых логических сигналов, переводятся в высокоимпедансное состояние на выходе ине оказывают влияния на выходы объекта контроля. Элементы группы 26, на первые входы которых поступают единичные логические сигналы, работают в режиме передачи информации с вторых входов на выходы. Таким образом, с по" мощью блока 3 осуществляется разделение входов-выходов объекта контроля.Режим тестирования при детерминированных испытательных сигналах в Устройстве реализуется при кодах управления М = 20-37 (01 0100-100101). При М20 и М = 21 осуществляется передача детерминированных тестов с внешнейшины данных устройства на входы объек-, та, Остальные коды соответствуют выводу на внешнюю шину данных устройства реакций объекта контроля на детерминированный тест,5М20 (01 0100). Режим позволяет записать в генератор 16 псевдослучайных кодов информацию с внешней шины данных устройства, соответствующую 10 коду выборки одного из регистров блока 23. При этом сигналами 1, 0;1 = О 1 = 1 обеспечивается передача данных с внешней шины данных устройства через коммутатор 6 линий свя зи на вторую внутреннюю магистраль данных, Сигнал Е=1 обеспечивает работу генератора 16 псевдослучайных кодов в режиме записи параллельного кода, Задатчик 9 временного интервала 20 предварительно запрограммирован на обработку восьми импульсов частотыа на внешнюю шину данных предварительно выведена записываемая в генератор 16 информация. Одновременно с уста новкой сигналов 11 1 Е и ЕХ формируется сигнал К , запускающий задатчик 9. На .выходе задатчика 9 Формируется нулевой сигнал Р, разрешающий работу распределителя 10 им пульсов в течение восьми периодов частоты Г . На выходах распределителя 10 импульсов формируются четыре разнесенных во времени синхроимпульса С С Сз С, Синхроимпульсом С, 35 осуществляется запись информации в генератор 16 псевдослучайных кодов. Остальные синхроимпульсы не воспринимаются блоками устройства, так как /последние находятся в невыбранном 40 состоянии, С также не воспринимается регистром 22. Последовательное прохождение заднего и переднего фронтов сигнала Р сигнализирует об обработке заданного временного интервала, Изменение информационного сигнала внешней шины данных осуществляется. только при единичном уровне Р в режиме с кодом М = 20, так же как и в остальньгс режимах, сопровождаемых запуском задатчика 9 временного интервалаМ = 21 (01 0101). Режим обеспечивает передачу данных с внешней шины данных устройства на объект контроля, Сигналом Е,= 0 . выбирается регистр 22,55 память 17 и дешиФратор 19 в блоке 2 задания тестовых воздействий. Сигнал, ранее записанный в генератор 16 псевдослучайных кодов поступает на входы дешифратора 19 и адресные входы памяти 17. Дешифратор 19 Формирует сигнал выборки одногО из регистров блока 23, Предварительно на внешней шине данных устанавливается байт данных, а задатчик 9 запрограммирован на обработку восьми импульсов Е. Сигналом К за" пускается задатчик 9, Распределитель 10 импульсов Формирует последовательность из четырех импульсов. Импульсом Ссодержимые блока 23 регистров переписываются в регистр 22.С не воспринимается генератором 16 псевдослучайных кодов, а С не воспринимается регистром 21. Импульсом Сз осущест- вляется запись байта данных, поступающего с внешней шины данных через коммутатор 6 линий связи на информационные входы блока 23 регистров, в выбранный регистр и ячейку памяти 17 с одноименным адресом. С выходов регистра 22 информация, записанная в блок,.23 регистров в предыдущем такте формирования испытательного сигнала, через блок 3 разделения входов-выходов передается на входы объекта контроля. Запись при управляющем коде М =, 20 в генератор 16 псевдослучайных кодов другого значения позволяет при коде М = 21 осуществить запись информации в любой из регистров блока 23 и передать указанную информацию на объект контроля, Информация, записанная в регистры блока 23, дублируется в ячейках памяти 17.Анализ реакций объекта контроля осуществляется при М = 22-37 (01 0110- 10 0101) .При этом сигналами 1,= 0 и 1 = 0 обеспечивается передача данных с выходов блока 4 мультиплексоров через коммутатор 6 линий связи на внешнюю шину данных. Сигналом У выбирается шинный формирователь 28 в блоке 4 мультиплексоров. Код У,У У У соответствует адресу байта, передаваемого с входов блока 4 мультиплексоров на внешнюю шину данных. Изменение кода управления М от 22 до 37 позволяет последовательно вывести на внешнюю шину данных полную информацию о состоя" нии входов-выходов объекта контроля,Для начальной установки генератора 16 псевдослучайных кодов в блоке 2 задания тестовых воздействий и регистров 30 группы в сигнатурном анализаторе 5 предусмотрен режим с управляющим кодом М = 38 (10 0110). При1 О 87515 5 1 О 15 20 25 30 Тестовая комбинация с выходов регистра 22 через блок 3 разделения входов-выходов передается на объект контро- ля.Причем тестовая комбинация,поступающая на объект впервом тактеформирования испытательной псевдослучайной последовательности, представляет собой на бор начальных условий, предваряющих псевдослучайный тест. Байт информации с входов-выходов объекта контроля через блок 4 мультиплексоров и коммутатор 6 линий- связи поступает на входы сигнатурного 45 анализатора 5, в котором после прохождения импульса Сначинается формирование восьми сигнатур, При этом информация с входов сигнатурного анализатора 5 через шинный формирователь 50 31 поступает на первые входы сумматоров по модулю два группы 29. Процесс генерации псевдослучайной испытательной последовательности и формирования сигнатур повторяется в течение и тактов. По окончании и тактов в регистрах группы 30 сигнатурного анализатора сформированы сигнатуры восьми входов- выходов объекта контроля. В указанном режиме на входах регистра 22 формиру-. 915 этом сигналом Е =1 осуществляется начальная установка указанных регистров,Тестирование объекта контроля с помощью псевдослучайных испытательных сигналов и сверткой откликов объекта контроля сигнатурным анализатором 5 осуществляется при входных управляющих сигналах М = 39 - 54 (10 0111-11 0110).В указанных режимах осуществляется генерация псевдослучайных тестовых воздействий блоком 2 и . передача их на объект контроля с одновременной сверткой откликов одного иэ байтов входных-выходных сигналов объекта сигнатурным анализатором 5.Для работы в указанных режимах предварительно в режиме при М = 38 осуществляется начальная установка генератора 16 псевдослучайных кодов в блоке 2 и обнуляются регистры группы 30 в сигнатурном анализаторе 5.При управляющем коде М = 39 шины данных устройства функционируют раздельно без обмена информацией. Сигнал 1 = 1 обеспечивает передачу информаГции с выходов блока 4 мультиплексоров на входы сигнатурного анализатора 5. Сигнал Х= 0 разрешает работу генератора 16 в режиме формирования псевдослучайных кодов. Сигналы Е, = О, Е 4 = 0 и 2 = 0 обеспечивают работу блока 2 в режиме генерации псевдослучайных испытательных сигналов. Задат; чик 9 временного интервала в блоке 1 управления предварительно запрограммирован на обработку требуемого количества тактов формирования испытательной выходной последовательности. Число, записанное в задатчик 9 должно быть кратно восьми. Тогда число тактов выходной последовательности и = = Е /8. Одновременно с установкой названных сигналов сигналом К запуска 1 ется задатчик 9. Сигнал Р на его выходе устанавливается в нулевое состояние, разрешая работу распределителя 10 импульсов в режиме формирования последовательности синхроимпульсов С 1, С, С, С, Импульсом С 1 осуществляется запись информации с выходов блока 23 регистров в регистр 22.Указанная информация представляет собой набор начальных условий и задается в режимах с управляющими кодами М = 20 и М = 21. Одновременно импульсом С, синхронизируется генератор 16 псевдослучайных кодов, Сигналы с выходов младших разрядов генератора 16 псевдослучайных кодов поступают наадресные входы памяти 17 и дешифратора19, чем обеспечивается опрос адресуемой ячейки памяти 17 и разрешение записи в один из регистров блока 23. Наодном из выходов второго дешифратора18 устанавливается единичный сигнал всоответствии со значением сигналов наего входах, подключенных к трем иэоставшихся. свободными выходов генератора 1.6. Сигналы с выходов памяти 17и дешифратора 18 поразрядно суммируются группой 20 сумматоров по модулюдва В результате, выходкой сигналгруппы 20 сумматоров по модулю дваотличается от сигнала на выходе памяти 17 значением только одного. бита,номер которого указывает дешифратор18. Сигнал с выходов группы 20 сумматоров по модулю два поступает на информационные входы регистра 21. Импульсом С указанный сигнал записывается в регистр .21 и с его выходов поступает на информационные входы памяти1 и входы блока 23 регистров, Импуль.сом С, следующим во времени за импульсом С, сигнал с выходов регистра21 записывается в ранее адресованнуюячейку памяти 17 и в выбранный регистрблока 23.формированием откликов объекта контроля в виде сигнатур и выводом последних на внешнюю шину данных устройства, Возможность варьирования алгоритмов контроля и диагностирования обусловлена органиэацией гибкой структуры устройства. Кроме этого, в рамках,в необходимых пределах может варьиро.ваТься как частота, так и количествотактов формирования испытательных сигналов с различными начальными условиями и изменением в каждом такте генерации только одного бита выходногосигнала, чем обеспечивается существенное снижение вероятности состязаний вобъектах с элементами памяти, что всовокупности с возможностью инициализации объекта контроля расширят область применения и класс решаемыхустройством задач. Вывод сформированных в регистрах ц группы 30 сигнатурного анализатора 5 значений сигнатур на внешнюю шину данных устройства осуществляется при управляющем коде М55 (11 0111). Вывод содержимого регистров группы 30 осуществляется последовательно, В указанном режиме сигналами 1,0 и 1 = 0 обеспечивается передача данных через шинный формирователь 31 и коммутатор линий связи с выходов регистра Ю 30,8 на внешнюю шину данных. Сигналом 1 = 1 регистры группы 30 в сигнатурном анализаторе 5 переведены в режим записи параллельной информации. Перед выводом информации из регистров сигна турного анализатора 5 задатчик 9 временного интервала в блоке 1 управления программируется на отработку восьми импульсов Г . Запуск сигналомюК блок 9 обеспечивает однократное 30 появление импульсов С, С, Сз и С. С С и С з не воспринимаются узлами устройства. Импульсом С информация в группе 30 регистров параллельно сдвигается, т.е. содержимое седьмого регистра 30,7 переписывается в восьмой, восьмого - в первый, первого - во второй и т.д. Последним выводится содержимое восьмого регистра.При этом информация возвращается в исходное 40 состояние, с которого может быть продолжено формирование сигнатур при пе- . реходе к режиму тестирования. Последовательное либо произвольное изменение кода М от 39 до 54 позволяет сформи ровать сигнатуры всех входов-выходовобъекта контроля с промежуточным выводом сигнатур на внешнюю шину данных устройства.Таким образом, предлагаемое уст ройство при варьировании кода управления М позволяет сформировать различные режимы работы как комбинации операций контроля и диагностики при детерминированных тестовых воздействиях, 55В задаваемых с внешней шины данных устройства, с выводом реакций объекта контроля на ту же шину и при псевдослучайных тестовых воздействиях с Формула изобретения 1; Устройство для контроля цифровых блоков, содержащее блок управления, блок разделения входов-выходов, блок мультиплексоров, блок задания тестовых воздействий, сигнатурный анализатор, причем группа выходов блока разделения входов-выходов и Группа информационных входов блока мультиплексоров соединены с входами-выходами устройства для подключения к выводам контролируемого блока, группы выходов блока задания тестовых воздействий соединены с первой группой информационных входов блока разделения входов- выходов, группа управляющих входов которого соединена с первой группой вы-. ходов блока управления, вторая группа выходов которого соединена с группой управляющих входов блока мультиплексоров, третья группа выходов блока управления соединена с группой управляющих входов блока задания тестовых воздействий, первая й вторая группы режимных входов блока управления являются группами входов начальной уста" новки и подключения к внешней шине данных устройства, блок задания тестовых воздействий содержит генератор псевдослучайных кодов, о т л и ч а ющ е е с я тем, что, с целью расширения класса решаемых задач за счет увеличения режимов контроля, в устройство введен коммутатор линий связи, а в блок задания тестовых воздействий вве 11 158751 ется псевдослучайная испытательная по,следовательность таким образом, что в каждом такте формирования тестовых наборов изменяется только один бит выходного сигнала, а формирование последовательности начинается с запи- санных ранее в блок 23 регистров начальных условий.13 158 дены память, два дешифратора, группа сумматоров по модулю два, два регистра и блок регистров, причем в устройстве группа управляющих входов комму-, татора линий связи. соединена с четвертой группой выходов .блока управления, синхровход которого является синхровходом устройства, первая, вторая и третья группа информационных входов - выходов коммутатора линий связи соединены соответственно с группой информационных входов-выходов сигнатурного анализатора, второй группой информационных входов блока разделе-, ния входов-выходов и группой информационных входов-выходов блока задания тестовых воздействий, группа выходов блока мультиплексоров соединена с группой информационных входов коммутатора линий связи, четвертая группа информационных входов-выходов которого подключена к группе входов-выходов устройства для подключения к внешней шине данных, синхровход блока разделения входов-выходов соединен с синхровходом устройства, а в блоке за" дания тестовых воздействий группа выходов первого регистра является группой выходов блока, а группа информационных входов соединена с группой вы. ходов блока регистров, группа входов выбора регистра которого соединена е группой выходов первого дешифратбра, группа информационных входов которого соединена с первой группой выходов генератора псевдослучайного кода и группой адресных входов памяти, группа информационных входов которой, группы информационных входов генератора псевдослучайного кода и блока регистров и группа выходов второго регистра образуют группу информационных входов-выходов блока задания тестовых воздействий, выходы памяти и выходы второго дешифратора соединены , соот" ветственно с первыми и вторыми входа 7515 34ми сумматоров по модулю два группы,выходы которых соединены с информационными входами второго регистра, входы второго дешифратора соединены свторой группой выходов генераторапсевдослучайного кода, синхровход,входы сброса, установки, выборки генератора псевдослучайного кода, объединенные стробирующие входы памяти ипервого дешифратора, вход разрешенияпамяти,синхровходы, входы выборкипервого и второго регистров, синхровход блока регистров образуют группу управляющих входов блока заданиятестовых воздействий, входы синхроим"пульсов, установки, сброса и разрешения сигнатурного анализатора соедине-,ны с пятой группой выходов блока уп равления. 2. Устройство по п. 1, о т л и -ч а ю щ й е с я тем, что блок управлений содержит генератор импульсов, 25 распределитель импульсов, эадатчик;временного интервала и шифратор, причем выход генератора импульсов соединен с входом опорной частоты распределителя импульсов, вход выборки,синхраэход и вход режима которого соединены с боотэйтствующим выходом шифрйтора сийхронходом блока и выходомзадатчика времеююго интервала, а первый выход - с входом опорной частотызадатчика временного интервала, группы кодовых входов задатчика временного интервала и распределителя импуль"сов образуют вторую группу режимныхвходов блока, первая группа режимных 4 О входов блока соединена с группой входов шифратора, выходы которого соединены со стробирующим, адресным, разрешающим входами эадатчика временногоинтервала и в совокупности с группой 45 выходов распределителя импульсов образуют первую, вторую, третью и четвертую группы выходов блока1587515 ица 1 а б Вькодное слово ь,Входной код 0 О 0 0 0 1 0 О О О 0 0 0 0 0 0 0 1 1 О 0 1 1 Т а Код Вьиодное слово и хр,х,х,х, / 1 % 5 4 К К 1 КФ з 0 О 1 0 0 О 0 0 0 0 0 0 О 0 001 ООО 001 001 О 0 0 0 0 0 1 0 1 0 1 О 1 1 1 100 100 О О 0 О 0 0 100 0 0 0 0 О 0 О 0 0 0 0 1 100 110 010 100 О 0 0 0 0 О 0 О 0 0 О 1 0 0 0 0 0 0 0 О 0 О 0 0 0 О 0 О 0 0 0 О 0 0 1 1 1 1 1 1 1 1 1 1 1 0 О 0 0 О О О О 0 0 О 0 О 0 О 0 0 О О 0 11 1 1 1 1 2 3 4 5 б 7 8 9 10 11 12 13 14 15 1 б 1 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 0.0010 00000000100000010010001101,0 0 010 10110011100000001001000110100010101100111000010001000100010001000100010001000100010000001000.1000100010001 0 0 0 0 0 0 0 0 0 О 1 1 1 1 1 1 1 0 0 0 0 0 О 0 0 0 0 0 0 0 0 О 0 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00001 00000 00010 00100 00110 01000 01010 01100 01110 10000 10010 10100 10110 11000 11010 22 з 2 2001 001 010 000 001 001 001 001 001 001 001 001 001 001 001 001 001 001 001 001 1 0.1 101 001 001 001 001 001 001 001 001 001 001 001 001 001 001 т,Т ТТ