Адаптивный регулятор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 9) 5 В 13/О ИЗО ОПИ ЕТЕПЬСТВУ ВТО оки с ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Криворожский горнорудный институт(56) Авторское свидетельство СССРУ 1076873, кл, С 05 В 13/02, 1984,(57) Изобретение относится к адаптивным регуляторам и может быть использовано для управления нестационарными объектами в металлургической, химической, горно-обогатительной, строительной, угольной промьзпленности вусловиях дрейфа статических и динамических характеристик, вызванногоизменением качества перерабатываемогосырья и состоянием технологическогооборудования, Цель изобретения - повышение качества регулирования. Адаптивный регулятор содержит блок 1 вычитания первый 2 и второй 3 блсравнения, задатчик 4, фильтр 5,блок 6 дифференцирования, блок 7 определения модуля, инвертор 8, блок 9поиска максимума, первый 11, второй12 и третий 1 О блоки памяти, первый13 и второй 14 масштабные блоки, первый 15, второй 16, третий 17 и четвертый 18 блоки умножения, первый 19и второй 20 блоки сложения, первый21 и второй 22 аналоговые ключи, интегратор 23, нуль-орган 24, таймер25, первый 26 и второй 27 блоки формирования выдержки времени, КБ-триггер 28, блок 29 контроля выполнениялогических условий, анализатор 30качества, блок 31 вычисления коэффициентов настройки регулятора, Цельизобретения достигается эа счет введения инвертора 8, блоков 10, 18 и27, аналогового ключа 22, нуль-органа 24 и анализатора 30 качества,10 ил 1 табл.17 143 24 умножения и блока вычисления коэффициентов настройки регулятора, первый выход которого соединен с первым информационным входом второго блока5 памяти и вторым входом первого бло. ка умножения, подключенного первым входом к первому входу третьего блока умножения, второй и третий выходы ,блока вычисления коэффициентов наст-10 ройки регулятора соединены соответственно с Вторым информационным входом второго блока памяти и вторым входом ,третьего блока умножения, подключенного выходом через интегратор к первому входу второго блока сложения, второй вход которого соединен с выхо, дом первого блока умножения, о т л ич а ю щ и й с я тем, что, с целью повыщения качества регулирования, введены второй блок формирования вы, держки времени, третий блок памяти,,второй аналоговый ключ, четвертыйблок умножения, инвертор, нуль-орган и анализатор качества, информа , ционный вход которого подключен к выходу блока вычитания, управляющий;вход - к входу записи третьего блока памяти, входу сброса интегратора,входу сброса таймера и выходу нуль-орга- до на, соединенного входом с первым входом третьего блока умножения, а выход - к входу четвертого блока умножения, соединенного вторым входом с выходом первого блока сложения, а выхо 35 дом - с выходом адаптивного регулятора, первый выход блока контроля выполнения логических условий подключен к первому входу записи первогоблока памяти, управляющему входу пер О вого аналогового ключа и через инвертор - к управляющему входу второго аналогового ключа, соединенного информационным входом с выходом второгоблока сложения, а выходом - с первым 4 г5 входом первого блока сложения, второйвход которого подключен к выходу первого аналогового ключа, соединенноговходом с выходом второго блока умножения, выход второго блока сравненияподключен к входу установки в нулевоесостояние КБ-триггера, подключенноговходом установки в единичное состояние к выходу второго блока формирования выдержки времени, а выходом - квходу разрешения блока контроля выполнения логических условий, второйвыход которого соединен с входом считывания первого блока памяти, подключенного вторым входом записи куправляющему входу второго блока формирования выдержки времени, второмууправляющему входу первого блока формирования выдержки времени и выходупервого блока сравнения, второй входкоторого соединен с вторым информационным входом блока вычисления коэффициентов настройки регулятора и первым информационным выходом третьегоблока памяти,. подключенного вторыминформационным выходом к третьемуинформационному входу блока вычисления коэффициентов настройки регулятора и второму информационному входублока поиска максимума, три выходакоторого соединены с соответствующимивходами третьего блока памяти, подключенного четвертым информационнымвходом к выходу таймера, третий выходпервого блока памяти соединен с вторым информационным входом второгоблока умножения и четвертым информационным входом блока вычисления коэффициентов настройки регулятора, подключенного пятым информационным вхо"дом к четвертому выходу первого блока памяти, входом запуска к входу запуска таймера и управляющим выходом квторому-входу записи второго блокапамяти, а выход фильтра соединен счетвертым информационным входом блока контроля выполнения логическихусловий.. Редакт орректор В,Вутяга аказ 5438/39 Тираж 866 ВНИИПИ Государственного к по делам изобретений и 035, Москва, Ж, РауюскИзобретение относится к адаптивным регуляторам и может быть использовано для управления нестационарными объектами в металлургической, химической горно-обогатительной,строительной, угольной промьппленности в условиях дрейфа статических идинамических характеристик, вызванно"го изменением качества перерабатывае" 10мого сырья и состоянием технологического оборудования,Цель изобретения - повышение качества регулирования. 15Сущность изобретения заключается в идентификации статического коэффициента К ), постоянной времени То и порядка и объекта, описьваемого переда" точной функцией вида 20(Т, Р+1) и и пересчета коэффициентов К, пропорциональной и К 2 интегральной частей формируемого регулятором законауправления вида(с) к, е(с)к)1 Л)до (2) 30 Идентификация переменных параметров объекта осуществляется путем ана.лиза аналога переходной характеристики объекта на специальным образом сформулированное активное тестирующее воздействие, подаваемое на вход объекта в момент времени, когда выполнены логические условия возможности проведения идентификаций, В мо мент проведения идентификации обратная связь в системе разрьвается и Формируется скачок, После окончания идентификации проводится проверка правильности новых расчетных значений К15 и К и осуществляется Формирование новых управляющих воздействий,Отличие изобретения заключается в использовании лишь части, до точки перегиба, переходной характеристики для определения параметров обьекта, и точного аналитического расчета параметров управления по этим параметрамобъекта, за счет чего повышаются качество и устойчивость управления.На Фиг.1 изображена блок-схема адаптивного регулятора; на фиг.2 блок-схема блока поиска максимума и третьего блока памяти; на фиг.З и 4 - ,блок-схемы первого и второго блоков памяти; на фиг.5 - блок-схема таймера;на фиг.6 - блок-схема блока формирования выдержки времени;на Фиг,7 - блоксхема блока контроля выполнения логических условий; на Фиг.8 " блок-схема анализатора качества; на фиг.9 - блоксхема блока вычисления коэффициентов настройки регулятора; на фиг,10 - блок-схема таймера, входящего в блок поиска максимума.Адаптивный регулятор (фиг.1) содержит блок 1 вычитания, первый 2 и второй 3 блоки сравнения, задатчик 4, фильтр 5, блок 6 дифференцирования, блок 7 определения модуля, инвертор 8,- блок 9 поиска максимума, первый 11, второй 12 и третий 10 блоки памяти, первый 13 и второй 14 масштабные блоки,первый 15, второй 16, третий 17 и четвертый 18 блоки умножения, первый 19 и второй 20 блоки сло- жения, первый 21 и второй 22 аналоговые ключи, интегратор 23, нуль-орган 24, таймер 25, первый 26 и второй 27 блоки формирования выдержки времени, КБ-триггер 28, блок 29 контроля выполнения логических условий, анализатор 30 качества, блок 31 вычисления коэффициентов настройки, регулятора,Блок 9 поиска максимума и блок 10 памяти (фиг.2) содержат аналоговые ключи 32-35, блоки 36 и 37 сравнения, интеграторы 38 и 39, фильтр 40 нижних частот, таймер 41, блок 42 сложения, блок 43 формирования импульса стира.ния, блок 44 формирования импульса записи и блок 45 задания опорного напряжения.Первый блок 11 памяти (фиг.З) содержит аналоговые ключи 46-53, интеграторы 54-59, генератор 60 тактовых импульсов, блок 61 распределения импульсов, первый 62 и второй 63 блоки формирования импульсов.Второй блок 12 памяти (фиг.4) содержит аналоговые ключи 64 и 65, интеграторы 66 и 67, элемент И 68, блок 69 формирования импульсов. Таймер (фиг5) содержит аналоговый ключ 70 и интегратор 71, Блок 26 формирования выдержки времени (фиг.6) содержит мас- штабный блок 72, блок 73 сравнения, аналоговый ключ 74, интегратор 75, блок 76 элементов И и инвертор 77.Блок 29 (фиг.) содержит блоки8 - 81 сравнения, элементы ИСКЛЮЧАЮ 1 ИЕЕ ИЛИ 82 и 83, блоки 84 и 85 эле 1432459ментов И, блок 86 формирования модуля, инвертор 87, блок 88 заданияопорного напряжения.Анализатор 30 качестна (фиг.8)содержит фильтр 89 высоких частот,фильтр 90 низких частот, первый 91 ивторой 92 выпрямители, блок 93 вычитания, интегратор 94, ограничитель95 уровня. 1 ОБлок 31 (фиг.9) содержит блоки96-99 вычитания, блоки 100-103 деле"ния, блоки 104-110 умножения, тридца"тиканальные блоки 111-113 аналоговыхключей, аналоговые ключи 114 и 115, 15дешифратор 16, цифроаналоговый преобразователь 117, задатчики 118-121опорного напряжения, блоки 122-124уставок, квадратор 125, блок 126 сложения, блок 127 постоянной выдержки 2 Овремени, восьмой блок 128 сравнения,генератр 129 импульсов, счетчик 130импульсов.Таймер 41 (фиг.10) содержит аналоговый ключ 131, элемент ИЛИ 132, ин" 25верторы 133 135, интегратор 36,блок 137 сравнения, задатчики 138 и139 опорного напряжения, элементыИ 140 и 141,Адаптивный регулятор работает сле Одующим образом,Контролируемый сигнал Х (С) поступает на второй вход блока 1 вычитания,. на первый вход которого .от задатчика4 поступает заданное значение Х,а на выходе формируется сигнал Сигнал рассогласования Я(С), эа" 4 Ошумленный помехой, поступает на входфильтра 5 и далее на вход анализатора 30 качества,Отфильтрованный сигнал Еф(й)Г(1) с выхода фильтра 5 поступает 45на входы блока 11 памяти, блока 6дифФеренцирования, блоков 15 и 17 умножения, нуль-органа 24 и блока 29.Величина Е первой производнойвелияины (г) с выхбда блока 6 дифференцирования поступает для запоминания на второй информационный входблока 11 памяти, а также на третийинформационный вход блока 29 и навход блока 7 определения модуля.Конструктивно блок 11 памяти состоит из двух параллельно включенныхднухъячеечных сдвиговых регистров,схемы управления. Регистры выполнены соответственно на аналоговых ключах46 - 49, а также интеграторах 5457, схема управления включает в себягенератор 60 тактовых импульсов иблок 61 распределения импульсов.Регистры работают аналогично, поэтому рассмотрим только работу регистра,образованного на ключах 46 и 47 и интеграторах 54 и 55.Генератор 60 тактовых импульсовпосылает на вход блока 61 распределения импульсов управляющие импульсы.Блок 61 распределения импульсов распределяет эти импульсы по вьжодм, и всоответствии с этим сначала сбрасьвается в "0" интегратор 55, затем подключается аналоговым ключом 47 к выходу интегратора 54, Поскольку подключение производится на фиксированноевремя, то в интеграторе 55 записьвается напряжение, пропорциональное выходному напряжению интегратора 54.После закрывания ключа 47 обнуляет-.ся интегратор 54, а затем с помощьюключа 46 в него записьвается очередное значение сигнала рассогласованияЕ,1Таким образом, в регистре находит"ся значение сигналов Е ,и Я. Послеокончания последнего этапа цикл повторяется, производится перезаписьзначения Е в интегратор 55, а в интегратор 54 записывается новое значение Е и т.д.Кроме описанных двух регистровсо схемой управления в блок 11 памяти входят дне ячейки памяти со схемами управления и коммутации. В первуюячейку, образованную с помощью ключа50, интегратора 58 и блока 62 формирования импульса, по сигналу с блока2 сравнения записывается значение сигнала Е, соответствующее значениюЕ(1). Во второй ячейке, состоящейиз аналогового ключа 2, интегратора59 и блока 63 формирования импульса,записьвается по сигналу с блока 29значение сигнала Е(0).Работают обе ячейки аналогичнымобразом, поэтому рассмотрим работуячейкиобразованной аналс"оным ключом 50, интегратором 58 и блоком 62формирования импульса,При поступлении с блока 2 сравнения управляющего сигнала блок 62 Формирования импульса сбрасынает интегратор 58, а затем открьвает на фиксированное время ключ 50. Таким об 5 1432459 6разом, в интеграторе 58 записывается При выполнении условий (4) сигналызначение сигнала Еп( ). с первого блока 29 поступают на перУправление ячейкой, образованной вый вход записи блока 11 памяти, упна аналоговом ключе 52, интеграторе равляющие входы блока 16 умножения,59 и блоке 63 Формирования импульса, аналоговых улючей 21 и 22, блока 265проиэнодится от блока 29. формирования выдержки времени, входЗаписанные в интеграторах 58 и 59 запуска блока 31 и таймера 25, Блок,значения сигналов(с ) и с (0) си и29 блокируется до прихода сигнала от;помощью ключей 51 и 53 по сигналу с 10 триггера 28, разрешающего проведениеблока 29 подключаются к пятому ин- новой идентификации. Ключ 21 открыт,формационному входу блока 31, а сиг- ключ 22 закрыт.нал с (0), кроме этого, и к входу Сформированный в блоке 16 умноже,блока 15 умножения. ния сигнал ( 3 ) через открытый аналоАктивная идентификация заключает говый ключ 21 поступает на второйся в подаче на вход объекта нормиро- вход блока 20 сложения, на первыйванного скачкообразного воэдеиствиянвход которого сигнал не поступает,иск = иск 1(г), определяемого в так как аналоговый ключ 22 закрыт сиг блоке 16 умножения по сигналам от налом от блока 29 через инвертор 8., блока 12 памяти и блока 11 памяти по 20 Блок 29 работает следующим обравыражению зом.стар На вход блока 78 сравнения поступа 13 = К Г(0) Ы ,ск 1 ф(3)ет сигнал с первого выхода блока 11памяти, на второй вход блока 78 срав, где К - эна- значение настройки К ре 25 нения подается опорное напряжениеО, на второй вход блока 84 элегулятора на предыдущемшаге идентификации, хра- опментов И подан модуль заданного знанимое в блоке 12 памяти;чения сигнала рассогласования Е 1от блока 88 задания опорного напря - величина сигнала рассог 04 30 жения, а на первый вход подается сигласования Е(с) = ХХ(Т) .в моментподачионал с выхода блока 86 Формированияскачка, записыаемая вмодуля, на вход которого поступаетблок 1.1 памяти по сигнасигнал с выхода фильтра 5, на входлу от блока 29;блока 80 сравнения подается сигнал сЫ - нормирующий умножитель,второго выхода блока 11 памяти, наустанавливаемый в бловторой вход блока 80 сравнения подаке 16 умножения и аналино опорное напряжение По= О.эа аналога переходной хаВыполнение первого условия (4)рактеристики объекта,контролируется блоком 86 формированияСкачкообразное воздействие (3)40 модуля, блоком 79 сравнения и блокомподается в момент о, определяемый 40н блоке 29 при достижении "0" первойВыполнение второго условия контропроизводной Г( ) величины рассоглируется с помощью блоков иб 78 80ласонания при выполнении следующихсравнения элемента ИСКЛЮЧАЮЩЕЕ ИЛИлогических условий:82 и инвертора 87. Контроль второго1 Е сусловия производится следующим обрас Езом. Пусть в какой-то п-й момент вреэ 3.8 п п = здКп Еп(4) мени на вход блока 29 поступает величина рассогласования ЕЗнак сигаоп1 эап Е50нала рассогласования Е определяетп-,1гдес 1- допустимое значение модУ- ся с помощью блока 78 сравнения.ля рассогласования. Если Е., 11 О, то на выходе блока 78Процесс идентификации разрешается сравнения формируется сигнал, равпри выполнении условий (4) и поступле- ный логической единице, а еслинии перед этим сигнала с триггеРа 28 5 с ., С 11 , то на выходе этого блокана блок 29 о завершении предыду- Формируется сигнал логического нуля.4щей идентификации, т.е, при переходе Знак величины Е ,определяетсяфазоной траектории через ось с, на фа- аналогичным образом с помощью блоказоной плоскости, 80 сравнения,32459 8 5 10 Таймер 25 работает следующим образом.При поступлении на управляющий . вход аналогового ключа логической единицы сигнал Пчерез ключ 70 поступает на вход интегратора 71, сигнал на выходе которого возрастает пропорционально времени. Сброс интегратора производится по сигналу с выхода нуль- органа 24.Блок 26 выдержки времени работает следующим образом.На вход масштабного блока 72 поступает сигнал оценки постоянной времени на предыдущем шаге идентификации Т (и). Масштабный блок 72 имеет коэффициент передачи 0,2, таким образом, на первый вход блока 73 сравнения поступает сигнал 0,2 То(п). При поступлении на входы блока 76 элементов И сигналов на выходе его устанавливается уровень логической единицы, которая поступает на управляющий вход ключа 74, который открывается и сигнал 11 о поступает на вход интегратора 75, на выходе которого сигнал возрастает по линейному закону. Когда этот сигнал превысит сигнал 0,2 Т(п), на выходе блока 73 сравйейия появляется сигнал, равный логической единице. Этот-сигнал сдвигается по отношению к входному на время 0,2 То(п).При исчезновении сигналов на входах блока 76 аналоговый ключ 74 закрывается, а интегратор 75 сбрасывается в нуль с помощью инвертора 77.В блоке 9 поиска максимума оценивается величина максимального значения модуля производной Х 1, которая поступает на вход блока 10 памяти для запоминания, и далее с его второго выхода на третий информационный вход блока 31, на второй информационный вход которого с первого выхода блока 10 памяти поступает величинавремени достижения модулем производной величины рассогласования свое 15 20 25 30 35 40 45 0 55 Сигнал У о (3) от блока 20 сложения через блок 17 умножения поступает на выход регулятора и далее на вход объекта, Одновременно с этим по сигналам от блока 29 включается блок Б 31, блок 26 формирования выдержки времени и таймер 25, отмечая начальный момент времени Т поиска максимума лХмодуля скорости изменения величины(й), и определяется величина задержки в блоке 26 по сигналу от блока 12, пропорциональному оценке постоянной времени объекта Т на пре 7 14Соответствие знаков сигналов и, проверяется с помощью элемента ИСКЛЮЧАЮ 1 ЕЕ й 1 И 82. При равенстве, знаков на выходе элемента 82 будет уровень логического нуля, Этот сигнал через инвертор 87 поступает на вход элемента И 84.Выполнение третьего условия контролируется с помощью блоков 80 и 81 сравнения, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 83. Контроль производится следующим образом. С выхода блока 11 памяти на вход блока 80 сравнения поступает сигнал Екоторый сравнивается в блоке 80 сравнения с опорным напряжением П.= О, Сигнал с с выхода блока 6 дифференцирования поступает на вход блока 81 сравнения, где также сравнивается с опорным напряжением 3,ц, = О. Сигналы с выходов блоков 80 и 81 сравнения поступают на входы элемента 83, на выходе которого в случае неравенства знаков будет уровень логической единицы. Этотсигнал поступает на вход элемента И 84. При выполнении всех трех условий на выходе элемента И 84 будет сигнал, равный логической единйце, Сигнал с выхода этого блока поступает на второй управляющий вход блока 11 памяти и вход элемента И 85, на второй вход которого поступает сигнал о разрешении начала новой идентификации от КЯ-триггера 28. Если на обоих входах элемента 85 присутствуют сигналы ло" гической единицы, с выхода элемента 85, являющегося первым выходом блока 29, поступают управляющие сигналы на блок 11 памяти, блок 15 умножения., блок 26 выдержки времени, бйок 31, таймер 25, аналоговый ключ 21 и инвертор 8, приводя всю схему в состояние новой идентификации параметров объекта регулирования. дыдущем шаге идентификации. С выходаблока 26 с выдержкой времени, равной0,2 х Т (п), поступает сигнал навход разрешения блока 9 поиска максимума, на первый информационный входкоторого поступает текущее значениемодуля производной сигнала рассогласования Я. с выхода блока 7 определения модуля.го.максимального значения, которое определяется в блоке 9.Данная величина Т , запомненная в блоке 10 памяти, поступает на второй5 вход блока 2 сравнения, на первый вход которого с выхода масштабного блока 13 поступает сигнал величиной 0,3 (и Р -1) Т (п), где То(п) оценка постоянной времени Тд объекта на предыдущем (и)-м шаге идентификации, хранимая в блоке 12 памяти и определенная в блоке 31,Блоки 9 и 10 работают. следующим образом,15При появлении сигнала на выходе блока 26 выдержки времени, который разрешает блоку 9 начать поиск максимума, открывается. ключ 32 и сбрасывается таймер 41. Сигнало с 20 выхода блока 7 определения модуля пос" тупает на первый вход блока 36 сравнения, а на второй вход поступает сигнал Еф (с)1 с выхода фильтра 40, Этот сигнал запаздывает во времени 25 по сравнению с входным сигналом.В зависимости от этих сигналов на выходе блока 36 сравнения присутствует уровень логического нуля или единицы в соответствии с условиями 30Еф (г)1 - Яф,7 010, 1 Еф и И)-Еф и,1 ( 0; 1.35При появлении на выходе блока 36 сравнения уровня логической единицы запускается таймер 41 и производится запись значения Ефр(1:)+ д (гдеД - порог чувствительности блока 36 сравнения) в блок 10 памяти в ячейку, образованную с помощью аналогового ключа 34, интегратора 38 и также блоков формирования импульсов записи 44 и стирания 43. В ячейку, образованную 4 на ключе 35 и интеграторе 39, записывается значение времени 1)Блок 31 работает следующим образом.В блоке 122 уставок хранится значение в, определяемое по выражениюьс- (и) 1 (и) в еЙ ,1 3 (-1)"55 при изменении и от 1 до 30,В блоке 123 уставок хранятся значения величины, определяемой по фор- муле е (п)(и)ь:1при изменении и от 1 до 30.В блоке 124 уставок хранятся значения величины, определяемой по выражению(и+1)"при изменении и от 1 до 30,Работа блока 31 заключается в вычислении промежуточного параметрав. По этому значению определяется порядок объекта п,а затем определяюгся значения То и Ко, а по этим значениям определяются значения настройки регулятора К и К1Блок работает в такой последовательности.По поступающим сигналам Е (О),Е( ), Х, й ) с помощью блока 96вычйтания, блока 104 умножения и блока 100 деления определяется значениепромежуточного параметра в, которыйпоступает на вход блока 97 вычитания,на второй вход которого поступают поочередно сигналы уставокЭто происходит следующим образом. При поступлении с выхода блока 29 сигнала сбрасывается счетчик 130 импульсов, Еслиразность в-в меньше нуля, то на выходе блока 128 сравнения присутствуетсигнал, разрешающий работу генератора129 импульсов, которые подсчитываютсясчетчиком 130 Дешифратор 116, управляя работой ключей, входящих в составблока 111 аналоговых ключей, подключает поочередно уставки в к входу блока 97 вычитания. Когда разность в-встает больше нуля, блок 128 сравнения запрещает работу генератора 129импульсов. Таким образом, в счетчике130 записывается число, соответствующее порядку объекта п.По значениям п,и р с помощьюаадатчиков 118 и 119 опорного напряжения, блоков 98 и 99 вычитания иблока 107 умножения по выражению вычисляется значение напряжения параметра Т.С помощью блоков 109 и 110 умножения и блока 103 определяется значениеК. На входы блка 109 умножения поступают сигналы Хт .и сигнал, равныйе" (и)(п)", который поступа 11 14324ет с блока 123 устанок через блок 112аналоговых ключей в зависимости отзначения определенного н счетчике130. На входе блока 103 .деления, на5который поступают сигналы с блоков109 и 1 О умножения, получают оценкукоэффициента усиления объекта КПо полученным значениям и, Ки Топределяются настройки регулятора К 1и КвВычисление К производится с помощью блока 105 умножения, на входкоторого поступает сигнал. (и) / (и+1)15с блока 124 уставок через блок 113аналоговых ключей, и сигнал, равныйК, от блока 103 деления,Вычисление К 1 производится с помощью блоков 106 - 108 умножения, задатчиков 120 и 121 опорного напряжения, блока 102 деления.Масштабирующий коэффициент блока13 равен 0 3 (п) где и- средФ Ф25неарифметическое значение порядка иобъекта, в рабочем диапазоне изменения технологических, технических.иструктурных параметров объекта, изменяющих его порядок и от минималь 30мин Максного пм до максимального и значения, т,е.мин максиЬ235и определяется при первоначальнойнастройке регулятора,.Если й(п) ( 0,3(п -1)Т (и),то управление остается прежним иВкоэффициенты К 1 и К управления непересчитываются. В обратном случае,при С (и)0,3 (п -1) Т а(п) сигналс вых 3 да блока 2 сравнения поступаетна вход считывания блока 31, вход 45масштабного блока 14, первый вход за-писи блока 12 памяти, управляющийвход блока 27 формирования постоянной выдержки времени, и вход записиблока 11 памяти в котором дополнительно запоминается величина Я(С),и совместно с величиной Я(й ) соответственно с четвертого и третьегоинформационных выходов блока 11 памя"ти поступает на пятый и четвертыйинформационные входы блока 31,В блоке 31 производится вычисление новых настроек Ки Крегулятора следующим образом.(5) Затем по в 1 ражению, аппроксимирующемуобратную зависимость и = Г (ш),где прямая зависимость имеет нид 1 л(и)и)и ш Г (и) =е4(и)"с О(6) определяется порядок и объекта, причем принимается ближайшее целое и.Результаты расчетон по выражению (6) приведены в таблице, по которой, определив по (5) значение ш, выбирается ближайшее и. Если измеренное ш по выражению (5) выходит эа пределы 0,21т (1,72, то принимается и, равное или 2 при ш а 71,72, или и = 30 при ш а 0,21. ит 1,718 0,8470,599 0,498 0,445 0,411 0,386 0,365 0,348 0,333 0,321 0,309 0,299 0,290 0,281 0,273 0,266 0,259 0,254 0,248 10 12,13 14 16 17 18 19 20 21 591По измеренным величинам с (Г,), Г(: ), Х(,), . 1. определяется промежуточный параметр тп по выражению(7) 4 пп" " 4 пКТК (и+1) Т д(п+1) где- малая постоянная времени,пропорциональная инерционности системы регулирования, определяется постоянная времени ТПо выражениюлХ(е) е"(пу ( -1)" а (О). К"," Определяется коэффициент усиления К объекта,Настройки регулятора К и Коп 30 ределяются по следующим выражениям:(п+1) Ко Новые значения К и То записываются в блок 12 памяти.Одновременно с этим сигнал с выхода блока 2 сравнения поступает на второй управляющий вход блока 26 формиронания выдержки времени, обнуляя канал выдержки времени на идентификацию, и с выдержкой времени, равной времени вычисления Ки К по выражениям (5) - (10), выключает ключ 21 и включает ключ 22," разрешая прохождение на блок 20 сложения сигнала управления, сформированного в блоках 17, 23, 15 и 19, составляющих линейный пропорционально-интегральный регулятор следующим образом.Новое значение параметра К с втоФрого информационного выхода блока 12,55 .памяти поступает на второй вход блока 15 умножения, на первый вход которого поступает отФильтрованная величина сигнала рассогласования Е, На выходе блока 15 умножения формируется сигнал, равный КЕ. Новое значение параметра К с выхода блока 31 поступает на второй вход блока 17 ум" ножения, на первый вход которого поступает с выхода фильтра 5 величина Е. Это произведение К Е(й) интегрируется интегратором 23, сигнал с выхода которого поступает на первый вход блока 19 сложения, к второму входу которого подключен выход блока 16 умножения.Таким образом, на выходе блока 19 сложения сформирован сигнал управления, равный окоторый через аналоговый ключ 22 и блок 20 сложения поступает на второй вход блока 18 умножения, на первый вход которого поступает сигнал от анализатора 30 качества, Интегратор 94 анализатора 30 качества формирует закон перенастройки общего коэффи- . циента усиления Кадаптивного регулятора, одинаково влияющего на интегральную и пропорциональную составляющие формируемого регулятором закона управления, а ограничитель 95 уроння служит для сохранения устойчиности замкнутой системы при значи-: тельных изменениях динамических пара метров объекта и одновременном изменении задания, т.е. при возможном резком увеличении общего коэффициента усиления в цепи обратной связи,Анализатор 30 качества работает следующим образом.Пусть в результате случайных коле" баний свойств перерабатываемого сырья коэффициент усиления Ко объекта увеличен по сравнению с номи-; нальным значением, при котором осуществляется наладка регулятора. Спектральная характеристика сигнала на выходе блока 1 вычитания деформирована в сторону увеличения высокочастотной части спектра, Вследствие этого интегральная составляющая выпрямленного сигнала высокочастотной ветви анализатора 30 качества станонится больше аналогичной величины для низкочастотной ветви анализатора, При этом, сигнал рассогласования на выходе блока 93 вычитания является отрицательным, в результате чего на15 143 24выходе интегратора 94 получается от-,рицательное приращение коэффициентаусиления регулятора. Уменьшение коэффициента усиления объекта приводитк .увеличению низкочастотной состав 5ляющей спектра на входе анализатора30, что, в свою очередь, вызываетуменьшение рассогласования по абсолютной величине и уменьшение. скорости изменения настроившегося коэффи"циента усиления регулятора, Перестрой"ка последнего прекращается в случаебаланса интегральных составляющих низкочастотной и высокочастотной частейспектра сигнала, что соответствуетсохранению в основном контуре заданного запаса устойчивости, определяемого расчетными значениями параметровК 1 и К управления О(й), и приближенной мийимизации среднего квадратаошибки сложения. Фильтр 5 влияет также на запас устойчивости, поддерживаемый в основном контуре.Одновременно с этим текущее время 26регулирования С с выхода таймера 25поступает на второй вход блока 3 сравнения, на первый вход которого с выхода масштабного блока 14 поступает сигнал, равный ЗТО, где 3 - коэффициент З 0масштабирования блока 14, а То " величина оценки постоянной времени, поступающая с первого выхода блока 12памяти.Во всех режимах, если,й 7 ЗТО;, сигнал от блока 3 сравненияпоступаетна К-вход КЗ-триггера 28,который по управляющему входу блока29 разрешает проведение новой идентификации и фиксирует окончание предыдущей. При этом сигнал Е(й) с выходафильтра 5 поступает на вход нуль-органа 24, фиксирующего близость нулювеличины Е(й), т.е. окончание процес,са регулирования при апериодическомего характере, что определено видомрасчетных выражений (9) и (10) илогикой идентификации параметров Ко,Т и и.Выходной сигнал нуль-органа 24поступает на входы сброса интегратора 23, таймера 25, вход записи блока10 памяти и. управляющий вход анализатора 30 качества, приводя их в исходное состояние, обнуляя интеграторыэтих блоков.Адаптивный регулятор полностьюприведен в состояние готовности, каки к парированию возможного рассогласования Е(й), так и к идентификации па 5916раметров Т, К и и объекта и адаптации своих настроек К, и К,Управление технологическими процессами обогащения с помощью предлагаемого адаптивного регулятора повышает достоверность информации, используемой при выработке управляющих воэдействий, по сравнению с известным, что позволяет повысить объем производимой товарной продукции на 0,47.нри одновременном снижении потерь полезного компонента на 0,4 Е.формула изобретенияАдаптивный регулятор, содержащий первый блок сложения, первый аналоговый ключ, КЯ-триггер, блок вычитания,подключенный первьм и вторым входами соответственно к выходу задатчика и к входу адаптивного регулятора, а выходом через фильтр - к .первому информационному входу первого блока памяти, первому входу первого блока умноженияи через последовательносоединенные блок дифференцирования и блок определения модуля - к первому информационному входу блока поиска1максимума, первый и второй выходы первого блока памятисоединены с первым и вторым информационными входамиблока контроля выполнения логических условий, третий информационный вход которого подключен к второму информационному входу первого блока памяти и выходу блока дифференцирования, информационный вход первого блока формирования выдержки времени соединен с первым выходом второго блока памяти и через первый и второй масштабные блоки - с первыми входами соответственно первого и второгоблоков сравнения, второй вход второго блока сравнения подключен к выходу таймера, соединенного входом управления запуском с первым выходом блока контроля выполнения логических усло 1вий, управляющим входом второго блока умножения и первым управляющимвходом первого блока формирования выдержки времени, выход которого подключен к входу разрешения блока поиска яаксимума, выход первого блока сравнения соединен с входом считывания блока вычисления коэффициентов настройки регулятора и с первым входом записи второго блока памяти, подключенного вторым выходом к первыминформационным входам второго блока