Самонастраивающийся регулятор

) (и) УБЛ 51)4 С 05 В 13/О ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРУ 851386, кл. С 05 Р 23/19, 1981.Авторское свидетельство СССРУ 699501, кл. С 05 Р 23/19, 1979.(57) Изобретение предназначено дляиспользования в системе управления ожет ть применено в авиации. Цель нагревом металлур изобрете равления гни, хнмния-иПарамходе ышение точностиры регулятора опавления градиенным шаговым мноя объекта управлционности объектдывание объекта уп- ретнымжиуп ме деляютметодомтелем зния с уч пе зд ето упвления равления находятмомента реакцииа прямоугольныйемый генераторомпульсов, 1 ил,определен путе бъек управлениявырабатыварователем имп и о143 2458х(т)й,3ся с помощы второго дифференциатора 12, вход которого соединен с выходом датчика 1 температуры, и компаратора 13, вход которого соединен с выходом дифференциатора 2, Для устранения появления на выходе компаратора 13 ложного сигнала на его вход подаЭ ется опорный сигнал, равный (Т 4 ) с на участке управления. Импульс с выхода компаратора 13 поступает на второй вход триггера 19 и переводит его в нулевое состояние. Одновременно импульс с выхода компаратора 13 поступает через элемент 16 на второй вход элемента 17. В результате этого запрещается прохождение импульса с генератора 18 нг триггер 19 и элемент 21. Импульс с выхода компаратора 13 после прохождения через первый блок 14 импульсной задержки поступает через элемент 24 на второй вход элемента 25, Код со счетчика 23 переписывается в регистр цифроаналого" вого преобразователя 26, Последний преобразует код в напряжение, пропорциональное времени Г, определяемое инерционностью объекта управления, Импульс с выхода первого блока 14 импульсной задержки поступает на 30 вход второго блока 15 импульсной задержки, выходной импульс которо 1 о переводит триггеры счетчика 23 в нулевое состояние. После обнуления счетчика 23 процесс определенияможет быть повторен.Длительность задержки импульсов подбирается при наладке схемы, Перед началом работы регулятора на входы элементов 22 и 24 подаются импульсы для обнуления счетчика 23 ицифроаналогового преобразователя 26, Для запуска схемы по определению време.ни , определяемого инерционностью объекта управления, на вход элемента 17 подается сигнал запуска в виде постоянного единичного сигнала. Схема определенияс помощью импульсов "Сброс счетчика" и "Запись в регистр ЦАП" приводится в исходное состояние перед началом работы. 50 С выхода датчика 1 температуры сигнал, пропорциональный Тя(С), поступает на вход блока 27 временной задержки и первый вход суммирующего усилителя 28, на выходе которого образуется сигнал, пропорциональный разности Тя(й) - Тк(1 - 2 ). С выхода суммирующего усилителя 9сигнал Б поступает на вход блока 31 временной задержки и первыйвход суммирующего усилителя 32, навыходе которого образуется сигнал,пропорциональный разности Б(1)11(г. - 3, ),На вхогь первого блока 33 деления поступают сигналы с выходов усилителей 28 и 32, На выходе первогоблока 33 деления образуется сигнал,пропорциональный С выхода элемента 3 сравнениясигнал Я(Г) поступает на вход квадратора 36, с выхода которого сигнала(С) поступает на первый вход блока 37 умножения,. на второй вход кодТч(К)тор,.го поступает сигналсаПвыхода первого блока 33 деления. Навходе блока 37 образуется сигнал,Ог ( К 11 )пропорциональный , С выхода элемента 3 сравнения сигналпоступает на вход третьего дифференциатора 34 и второй вход блока 35 умножения. С выхода третьегодифференциатора 34 сигнал (с) поступает на первый вход блока 35 умножения, на выходе которого образуетсясигнал с(С)Г (С). На входы блока 38умножения поступают сигналы с выходов блоков 33 и 35,На выходе блока 38 умножения образуется сигнал, пропорциональный ЛФ(К , г.)дТК 11 г 1 С выхода элемента 3 сравнения сигнал Г(1) поступает на вход второго интегратора 29 и второй вход блока 30 умножения, на первый вход которого поступает сигнал(С)Й с выхода второго интегратора 29. На выходе блока 31 умножения образуется сигнал Е(г.)Е(г.) с 1 гоНа входы блока 39 умножения поступают сигналы с выходов блоков 30 и 33, На.выходе блока 39 образуется сигнал, пропорциональныйафти;, ) зт(к;,с5 14324С выхода блока 37 умножения сигналы поступают на вход квадратора40, на выходе которого образуетсясигнал (- в ) , С выхода блока 38 умдфдКножения сигнал поступает на входквадратора 41, на выходе которого образуется сигнал (" в ) . С выходадКвосьмого блока 39 умножения сигналпоступает на вход квадратора 42, навыходе которого образуется сигналдФдК( - -)7. Сигналы с выходов блоков 4042 йоступают на входы суммирующегоусилителя 43, на выходе которогообразуется сигнал, пропорциональный1дК, ф20С выхода блока 43 сигнал поступает на первый вход блока 55 умножения,на второй вход которого поступаетсигнал с выхода цифроаналогового пре 25образователя, пропорциональный. Навыходе блока 55 образуется сигнал,3 фпропорциональный(- в )7,дк,С выхода блока 3 сигнал поступает на первый вход блока 48 умножения,на второй вход которого поступаетсигнал, пропорциональный К, На выхо"де блока 48 образуется сигналЛф,35-"-К . С выхода блока 38 сигнал подК 1ступает на первый вход блока 49 умножения, на второй вход которого поступает сигнал, пропорциональный К,На выходе блока 49 образуется сигдф.нал - - -КдкС выхода блока 39 сигнал поступает на первый вход блока 50 умножения,на второй вход которого поступает 45сигнал, пропорциональный К. На выходе блока 50 образуется сигналдф-- КдКС выходов блоков 48-50 сигналы 50поступают на входы суммирующего усилителя 54, на выходе которого обраь дфэуется сигнал - ,Е - -К.,.аК,С выхода квадратора 36 сигнал по 55ступает на вход дифференциатора 44,на выходе которого образуется сигнал ф . На входы суммирующего усили 58 6телл 56 поступают сигналы с выходовблоков 44 и 54,На выходе усилителя 56 образуетсяаф3 дфсигнал - = Ф - 1 -- К.д 1;, дК,Сигналы с выходов блоков 26 и 56поступают на входы блока 57 умножения, на выходе которого образуетсядфсигнал -- , На входы суммирующегод 1:усилителя 58 поступают сигналы с выходов блоков 36 и 57. На выходе усилителя 58 образуется сигнал, пропордфциональный ф + -- 7, который посдтупает на первый вход второго блока59 деления, на второй вход которогодф 7поступает сигналгс выхода;дК,блока 55. На выходе блока 59 образуется сигнал, пропорциональныйаф И,)( +",): (ф + фл ( )7д, дК. фкоторый поступает на вторые входыблоков 45-47 умножения.На первый вход блока 45 умножедфния поступает сигнал --- с выходадК,блока 27 умножения. На выходе блока45 образуется сигнал К,(1 + ), который поступает на вход интегратора 51, на выходе которого образуетсясигнал К,(Т + ".), который затем поступает на второй вход блока 8 умножения,На первый вход блока 46 умноженияРфпоступает сигнал --- с выхода блоак 7ка 38 умножения. На выходе блока 46образуется сигнал К(С + ), которыйпоступает на вход интегратора 52, навыходе которого образуется сигналК 7(В+ л ), который затем поступаетна второй вход блока 7 умножения.На первый вход блока 47 умноженияафпоступает сигнал -с выхода блоЙКка 9 умножения, На выходе блока 47образуется сигнал К(Т + л ), которыйпоступает на вход интегратора 53, навыходе которого образуется сигналК ( + " ), который затем поступаетна второй вход блока 6 умножения.Определение параметров регулятораК ( +л)К ( +л) К ( + л)процессе управления с учетом инерционности объекта градиентным методомс переменным шаговым множителем позволяет повысить точность управления. Формула изобретения Самонастраивающийся регулятор, содержащий датчик температуры и эадатчик температуры, последовательно соединенные элемент сравнения, перЪый дифференциатор,. второй блок умножен я, последовательно соединенные первый суммирующий усилитель, усилитель, исполнительный элемент, последовательно соединенные первый, интегратор и первый блок умножения, задатчик температурысоединен с неинвертирующим входом элемента сравнения,/ выход датчика температуры соединен с инвертирующим входом элемента сравнения, выход которого соединен с входом первого интегратора,первым входом третьего блока умножения, а выходы первого, второго, третьего блоков умножения соединены с соответствующими входами первого суммирующего .усилителя, о т л и - ч а ю щ и й с я тем, что, с целью повышения точности управления, в него включены первый и второй блоки деления, последовательно соединенные второй дифференциатор, компаратор, первый блок импульсной задержки, второй блок импульсной задержки, последовательно соединенные первый элемент ИЛИ, первый элемент И, последовательно соединенные триггер и формирователь импульсов, последовательно, соединенные второй элемент И, счетчик, третий элемент И и цифроаналоговый преобразователь, последовательно соединенные первый блок временной задержки и второй суммирующий усилц" .тель, последовательно соединенные второй блок временной задержки, третий суммирующий усилитель, соединенный выходом с входом делимого первого блока деления, последовательно соединенные третий дифференццатор, четвертый блок умножения, пятый блок умножения, первый квадратор, последовательно соединенные второй квадратор, шестой блок умножения, третий квадратор, последовательно оединенные второй интегратор, седьмой блок умножения, восьмой блок умножения, четвертый квадратор, последователь 5 10 15 20 25 30 35 40 45 50 55 но соединенные девятый блок умножения, третий интегратор, последовательно соединенные десятый блокумножения и четвертый интегратор,последовательно соединенные одиннадцатый блок умножения и пятый интегратор, последовательно соединенныечетвертый суммирующий усилитель цдвенадцатый блок умножения, послеловательно соединенные пятый суммирующий усилитель, шестой суммирующий усилитель, тринадцатый блок умножения, седьмой суммирующий усилитель, соединенный выходом с входом делимого второго блока деления, а также четвертый дифференциатор, четырнадцатыйблок умножения, пятнадцатый блокумножения, шестнадцатый блок умножения, второй и третий элементы ИЛИ,генератор, выходы третьего и седьмого суммирующих усилителей соединеныс входами делимого соответственно .первого и второго блоков деления, выход датчика температуры соединен свходом второго дифференциатора, выход компаратора соединен с первымвходом первого элемента ИЛИ и вторым входом триггера, выход которогосоединен с первым входом второгоэлемента И, второй вход которого соединен с выходом первого элемента И,выход первого блока импульсной задержки соединен с третьим входом первого элемента ИЛИ, входом третьегоэлемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, выход второго блока импульснойзадержки соединен с входом второгоэлемента ИЛИ, выход которого соединенс вторым входом счетчика, а выход генератора соединен с вторым входомпервого элемента И, выход формирователя импульсов соединен с входом первого суммирующего усилителя, выходцифроаналогового преобразователя соединен с вторым входом двенадцатогоблока умножения и вторым входом тринадцатого блока умножения, вход второго блока временной задержки соединен с выходом датчика температуры ипервы входом третьего суммирующегоусилителя, выход первого суммирующего усилителя соединен с входом первого блока временной задержки и первым входом второго суммирующего усилителя, выход которого соединен свходом делителя первого блока деле.ния, выход которого соединен с вторы 14ми входами шестого, пятого и восьмого блоков умножения, выход элемента сравнения соединен с входом второго интегратора, вторым входом седьмого блока умножения, входом третьего дифференциатора, вторым входом четвертого блока умножения, входом вто" рого квадратора, выход которого соединен с входом четвертого дифференциатора и вторым входом седьмого суммирующего усилителя, выход четвертого дифференциатора соединен с вторым входом шестого суммирующего усилителя, выход шестого блока умножения соединен с первыми входами девятого и четырнадцатого блоков умножения, второй вход девятого блока умножения соединен с выходом второго блока деления, выход девятого блока умножения соединен с вторым входом четырнадцатого блока умножения, выход которого соединен с вторым входом пятого суммирующего усилителя, выход пятого блока умножения соединен с первыми входами десятого и шестнадцато 32458 ого блоков умножения, второй вход десятого блока умножения соединен с выходами второго блока деления, выход десятого блока умножения соединен с вторым входом шестнадцатого блока умножения, выход восьмого блока умножения соединен с первыми входами одиннадцатого и пятнадцатогоблоков умножения, второй вход одиннадцатого блока умножения соединенс выходом второго блока деления, выход одиннадцатого блока умножениясоединен с вторым входом пятнадцатогоблока умножения, выход которого соединен с третьим входом пятого суммирующего усилителя, выходы первого,третьего, четвертого квадраторовсоединены с входами четвертого суммирующего усилителя, выход двенадцатого блока умножения соединен с входом делителя второго блока деления,выходы третьего, четвертого, пятогоинтеграторов соединены с вторыми 25 входами соответственно третьего,второго и первого блоков умножения.432458 Составитель А. Лащеведактор А, Козориз Техред Л,Сердюкова Корре Ро к Заказ 5438/39ВНИИП 113035 изводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная Тираж 8 бб Государственн елам изобретен осква, Ж"35, Р Подписного комитета СССРий и открытийушская наб., д, 4/