Логический анализатор

1654822СоставиТехред Ше венно 11303 ретениям и открытиям при ГКНТ СССРушская наб., д. 4/5 коми Моск 11 11т Патент, г, Ужгород, ул. Гагарина,Производстве кий Заказ 1952ВНИИПИ Государс Тира ета по изо а, Ж, РБуферные регистры 1 и 2 предназначены для записи информации и признаков соответственно с входов 11 и 12И хранения их в течение времени сраба-,тывания селекторов 3 и 4, блока 7 заПуска, блока 8 управления, блоков5 и 6 памяти,Селектор 3 признаков запуска предназначен для хранения наборов кодов(признаков) запуска, поступающих навходы селектора с входов 24. При совпадении кодов на выходах селектора 3появляются сигналы совпадения с призНаками, стробированные сигналом с так 15тового входа селектора.Селектор 3 (4) может быть выполненНа основе микросхем ассоциативной памяти К 589 РА 04 (фиг. 2).Селектор 3 содержит мультиплексор31, ассоциативную память 32 и элемент33 стробирования признаков. Мультиплексор 31 служит для переключенияСигналов, поступающих на входы данныхассоциативной памяти 32 в режиме 25поиска или программирования признаков.д режиме поиска открываются каналы Хмультиплексора 31, в режиме программирования - каналы У.Ассоциативная память 32 служит для 30хранения признаков, записываемых в неена этапе программирования, и поискапризнаков во входной последовательности состояний. При совпадении кодана входах Р с одним из признаков на35соответствующем выходе появляется сигнал совпадения, Элемент 33 служит длястробирования сигналов совпадения сигналом, поступающим со стробирующеговхода селектора 3. Входы ассоциативной памяти 32: входы выбора признаков А, входы маскирования М и входзаписи Ч. Мультиплексор 31 может бытьвыполнен на основе микросхем К 531 КП 11,ассоциативная, память 32 - на микросхе мах К 589 РА 04.Селектор 4 признаков записи предназначен для хранения значений признаков записи и сравнения их с кодами,поступающими на входы селектора 4 свходов 25 анализатора, и выработкисигналов совпадения. Блок 5 памятипредназначен для записи, информации,поступающей с входов 11 анализатора,хранения записанной информаций и выдачи ее в контроллер 10 для последую 55щего отображения, Блок 6 памяти предназначен для записи информации, поступающей с входов 12 анализатора,хранения записанной информации и выдачи ее в контроллер для дальнейшегоиспользования.Блок 7 запуска предназначен для выработки сигнала начала/окончания записи в анализатор, в дальнейшем называемого сигналом запуска. Сигнал запуска вырабатывается из сигналов признаков запуска с выходов 17 селектора 3по алгоритму, определяемому схемнымрешением блока 7 и кодом режима, поступающим на блок 7 с входов 26 анализатора,Рассмотрим пример реализации блока7 запуска, осуществляющего выработкусигнала запуска по любому из признаков запуска, по совокупности всехпризнаков, появляющихся в определенной или произвольной последовательности (фиг. 3). Блок 7 содержит регистр34, элемент И 35 и мультиплексор 36.Регистр 34 предназначен для 1 фиксациифакта появления признаков, причемтриггеры регистра могут фиксироватьпризнаки независимо один от другогоили последовательно: каждый последующий триггер срабатывает от соответствующего признака после установки в"1" предыдущего триггера. ЭлементИ 35 предназначен для выработки сигнала по совокупности всех признаков.Мультиплексор 36 позволяет выбрать вкачестве сигнала запуска любой изсигналов, вырабатываемых триггерамирегистра 34 или элементом 35. Регистр34 может быть выполнен на основемикросхем К 531 ТМ 2 и микросхем К 531 ЛЛ 1для организации по входам 0 триггеровФункции ИЛИ, а мультиплексор 36 намикросхеме К 531 КП 7.Блок 8 управления памятью предназначен для формирования в течение окнаконтроля адресов для выбора ячеек памяти блоков 5 и 6 и сигнала записи,формирование окна контроля производится по алгоритму, определенному схемным решением блока 8 и кодом режима,поступающим на блок с входов 27.Рассмотрим пример реализации блока8 управления памятью, Формирующегоокно контроля от сигнала запуска допереполнения памяти блоков 5 и 6 (далее такой режим формирования окнаконтроля называют положительным запуском) и от сигнала "Пуск" до сигналазапуска (отрицательный запуск, фиг.5)Блок 8 содержит триггер 37 положительного запуска, триггер 38 отрицатель22 40 5 16548 ного запуска, элементы И-ИЛИ 39 и 40, триггер 4 1 останова, триггер 42 индикации заполнения памяти и счетчик 43 адреса. Триггер 37 положительного запуска предназначен для выработки сиг 5 дала от момента появления сигнала запуска до переполнения счетчика 43 адреса. Триггер 38 отрицательного запуска предназначен для выработки сигнала от прихода сигнала "Пуск" до появления сигнала запуска. Элемент И-ИЛИ 39 предназначен для ограничения строба записи окном контроля, Элемент И-ИЛИ 40 предназначен для выделения сигнала, указывающего оЬ окончании записи в анализатор. Данный сигнал устанавливает в "0" триггер останова 41, Триггер 41 . является 0-м разрядом регистра состояния анализатора. Триггер 20 42 индикации заполнения памяти предназначен для фиксации факта однократного заполнения памяти, состояние триггера 42 учитывается при считывании содержимого блоков 5 и 6 памяти, 25 заполненных в режиме отрицательного запуска. Состояние триггера 42 является 1-м разрядом слова состояния анализатора. Счетчик 43 адреса предназначен для формирования адресов ячеек 30 памяти блоков 5 и 6.Триггеры 37, 38, 41 и 42 могут быть выполнены на микросхемах К 531 ТМ 2. Функция ИЛИ для входа триггера 37 мосжет быть реализована на элементе И35 микросхемы К 531 ЛИ 1, счетчик адреса 43 - на микросхемах К 155 ИЕ 7.Формирователь 9 импульсов синхронизации предназначен для выраЬотки стробов запуска и записи в моменты истинности определенных групп состояний на информационных входах анализатора. Критерием истинности той или иной группы состояний является присутствие на входах квалификаторов ана лизатора соответствующего сигнала или сочетания сигналов при одлновременном поступлении сигнала на тактовый вход.В состав формирователя 9 (фиг. 6) входят два шинных формирователя 44 и 55, два формирователя 46 и 47 короткого импульса элемент ИЛИ-НЕ 48 и мультиплексор 49.Шинные формирователи 44 и 45 предназначены для повышения помехозащищенности анализатора по тактовым. входам. Формирователи 46 и 47 короткого импульса предназначены для формирования стробов - коротких импульсов по отрицательному фронту тактового сигнала.Элемент ИЛИ-НЕ 48 формирует строб запуска анализатора, осуществляя сборкустроьов формирователей 46 и 47. Мультиплексор 49, управляемый кодом режима с линией задания режима 23, осуществляет выбор сигнала, используемогов качестве строба записи: один из выходных сигналов формирователей 46 ич 7 или один из сигналов признаковзаписи, поступающих с выходов 18 селектора 4.Выполнение элементов формирователя9 может быть следующим: шинные формирователи 44 и 45 - на основе микросхем К 559 ИП 2, формирователи 46 и 47короткого импульса - на основе микросхем К 531 ЛН 1, К 531 ЛЕ 1 и интегрирующейКС-цепочки (фиг, 3), элемент ИЛИ-НЕ 48на основе микросхемы К 531 ЛЕ 1 и мультиплексор 49 - на основе микросхемыК 53 1 КП 7.Контроллер 10 является примеромсредств для задания режима работыанализатора, считывания записаннойв анализатор информации для представления ее на экране дисплея,Контроллер 10 (фиг. 4) содержитуправляющую ЭВМ 50 и блок 51 интерфейса. Входы/выходы ЭВМ 50 через магистраль 52 связаны с группой входов//выходов блока интерфейса 51. Группывыходов блока 51 интерфейса являютсягруппами выходов контроллера 1 О, агруппы входов блока 51 интерфейса -группами входов контроллера. Блок 51содержит адресуемые из ЭВМ 50 регистры. ЭВМ 50 записывает в регистры блока 51 интерфеиса коды, определяющиережимы работы ьлока 9, селекторов 3и ч, блоков 7 и 8. Кроме того, блок51 производит передачу содержимогоолоков 5 и 6 памяти и слова состояния анализатора в ЭВМ 50,Реализация блока 51 интерфейсазависит от типа используемой ЭВМ 50,ее интерфейса. Рассмотрим вариантблока интерфейса 51, (фиг. 8, 9), если в качестве ЭВМ 50 используетсяперсональная ЭВМ типа ДВК, ДВК,ДВК-З, а блок 51 интерфейса подключается к ДВК через магистраль МПИ. Выполнен блок 51 на основе микропроцессорного комплекта серии К 588. Блок51 включает в себя селектор адреса сблоком 53 переключателей, шинныеформирователи 54, формирователи сиг 1654822налов "Пуск" 55, "Сброс" 56 и "Пс-Сб"57, мультиплексор 58, регистры 59 и60 маскирования признаков записи,формирователь 61 сигнала 11 линий 25задания режима работы селектора 4,регистры 62 и 63 маскирования признаков запуска, формирователь 64 сигнала й линий 24 задания режима работыселектора 3, регистр 65 адресации 10признаков, регистр 66 режима и формирователь 67 сигнала У линий 27,Селектор 53 адреса вырабатываетсигналы адресации внутренних узловблока 51 и сигналы управления записью 15мпадшего ЗПМ, старшего ЗПС байтовили чтения ЧТ информации в (из) регистров, Шинные формирователи 54 служат для развязки и снижения общейнагрузки от блока 51 на магистраль щ52. Формирователь 55 при передаче "1"(низкого уровня сигнала в отрицательный логике) по младшему разрядумагистрали 52 - разряду АД ф в циклевывода формирует короткииотрицательный импульс - сигнал "Пуск". Аналогич.но от "1" по разряду АД 1 вырабатывается сигнал "Сброс". Сигнал "Сброс"Переводит анализатор в режим программирования, сигнал "Пуск" - в режим . 3 цанализа и записи контролируемых состо"яний. Формирователь 57 выдает сигналПс-Сб" - положительный импульс, начало импульса определяется сигналом"Пуск", конец - сигналом "Сброс". Муль 35типлексор 58 предназначен для организации считывания информации из блокованализатора, По каналам К считываетсяСодержимое блока 5 памяти, по кана "лам Ь " блока 6 памяти, по каналам 4 ОМ - содержимое счетчика адреса и регистра состояния из блока 8. Регистры59 и 60 предназначены для записи ихранения кода маски для второго селектора 4, формирователь 61 служитдля выработки сигнала записи 11 на эта"пе программирования второго селектора4, Аналогично назначение регистров63 и 62 и формирователя 64 для первого селектора 3, Регистр 65 предназначен для записи и хранения кода адресапризнака (унитарного кода) на этапепрограммирования селекторов 3 и 4.Регистр 66 режима предназначен длязаписи и хранения кода режима формирователя 9 (О, 1 и 2-й разряды), кодарежима блока управления 8 (7-й разряд), кода режима блока запуска 7(3,45 и 6-й разряды). Формирователь 67 служит для выработки сигнала записи11 адреса в счетчик адреса 43 блока8 управления.Реализованные узлы блока 51 интерфейса могут быть на следующих элементах: шинные формирователи 54 - на основе микросхем К 531 АП 2, селектор 53адреса - на основе микросхем К 588 ВТ 1,К 531 ЛИЗ и переключателей типа ВДМ 1.Формирователи 55 - 57 могут быть выполнены на основе микросхем К 531 ТМ 2,резисторов и конденсаторов, мультиплексор 58 - на основе микросхемК 155 КП 2, регистры 59 - 66 на основемикросхем К 588 ИР 1 и К 531 ЛЛ 1, формирователи 61,64 и 67 - на основе микросхем К 531 ЛЛ 1,Рассмотрим работу анализатора напримере контроля мультиплексированнойшины типа МПИ (фиг, 12), Подключениеданной шины к входам анализатора должно быть: мультиплексированные линииадрес-данные КАД- к информационнымвходам 11, линии управления КВВОД,ОСИП, КППР и подобные им - к входам12, а линии синхронизации данной шины КСИА и КСИП - к входам 13 и 14 анализатора. Оставшиеся неиспользованными входы анализатора следует подключить к шине лог. "1". Данные состояния контролируемой шины "Адрес" записываются в первый блок 5 памяти в тойпоследовательности, как они чередуются на линиях КАД, Одновременно записанные в блок 6 памяти сигналы управления КВВОД, КСИП и другие позволяютпри считывании содержимого блока 5памяти идентифицировать считываемыесостояния, сигнал КСИП позволяет выделить из всей записанной информациигруппу данных. КВВОД позволяет отличить группу данных циклов чтения отгруппы данных циклов записи и КППРопределить данные, являющиеся векторами прерывания. Перечислим некоторыеположения, касающиеся шины типа МПИ,которые помогут пониманию дальнейшего описания работы анализатора. Выражение лог. "О" соответствует высокомууровню сигнала, лог. "1" - низкому.Младший или нулевой разряд слов соответствует линии КАДО, первый разрядлинии КАД 1 и т.д. Шина типа МПИ выступает в данном случае и как магистраль 52 управляющей ЭВМ 50 в контроллере 10, и как контролируемая шина.Рассмотрим работу анализатора в режиме положительного запуска, записивсех подряд состояний, начиная с последовательности состояний линий КАД:001000-0001238, Весь цикл работыанализатора можно разбить на три эта 5па: программирования на требуемыйрежим работы, контроля и считываниязаписанной информации в контроллеранализатора.Этап программирования начинаетсяс выработки сигнала "Сброс" записью вФормирователь 56 лог. "1".А 1 1 разряд : = 1Сигнал "Сброс" устанавливает в исходное состояние Формирователь 15"Пс-СБ" 57, регистр 34 в блоке 7 запуска, триггеры запуска 37 и 38,триггер 41 останова и триггер 42 вблоке 8 управления,Низкий уровень сигнала "Пс-Сб"переводит мультиплексор 31 в селекторах 3 и 4 в режим программирования,т.е. подключения к входам Р ассоциативной памяти 32 линий 0 группы линий 24 (25). Затем обращением по соответствующим адресам из ЭВМ 50программируются регистры блока 51 интерфейса, селекторы 3 и 4 и счетчик43 адреса в блоке 8 управления. Последовательность этих операций может 30быть следующей:Программирование селектора 4,А 2 : = 177776 - запись в регистры59 и 60 всех единиц, что означаетмаскирование всех разрядов селектора 4.35Действия по дальнейшему программированию признаков селектора 4 можноне выполнять .в виде полного маскирования. В таком режиме на выходах элемента 32 в селекторе 4 присутствуютпостоянно сигналы высокого уровня, а,следовательно, выходными сигналами налинии 18 будут сигналы, идентичныестробам, приходящим на вход селектора 454, Это сигналы сопровождения адреса иданных, вырабатываемые формирователем9 импульсов синхронизации на выходе 19 от сигналов КСИА и КСИП, поданными на входы Формирователя 9 (фиг. 12,;линия ж),Программирование режима синхронизации.А 4 0,1,2 разряды : = 010 запись в О, 1,2 разряды регистра 66. Задание кода синхронизации на линии 23, открывающего в мультиплексоре 49 в Формирователе 9 канал, соответствующий входу 03. Следовательно, на линию 20 выдается сигнал, соответствующий одному первому признаку селектора 4.Программирование режима запуска.А 4 7 разряд: = 1 - запись в 7разряд регистра 66. Задание низкогоуровня сигнала "От/До" для открытияпервого плеча элемента И-ИЛИ 39 в блоке 8 управления, т,е, задание режимаОт" (положительного запуска).А 4 3 разряд : = 1 - задание режима запуска по последовательностипризнаков, Низкий уровень сигнала линии И в группе линий 26 задает разрешение на последовательное срабатывание триггеров в регистре 34,А 4 4,5,6 разряды: = 010 - задание режима запуска по последовательности двух первых признаков. Кодом010 з через линии А группы линий 26мультиплексор 36 открыт по входу 3, исигнал запуска на линию 21 вырабатывается по срабатыванию двух первых триггеров в регистре 34.Программирование селектора 3,АЗ : = 0000008 - запись в регистрывсех нулей, что означает отсутствиемаскирования разрядов селектора 3.Так как маскирование признаков отсутствует, необходимо выполнить записьзначений признаков в селектор 3. Запись признаков проводится последовательно: сначала первый признак, затемвторой и т,д.А 4 Гч,5,6,7 разряды 1:=1000- запись в 4 - 7 разряды регистра 65 кодаадресации первого признака.Аб : = 001000- запись кода0010008 в качестве первого признакав селектор 3. Обращение по адресу Абформирует импульс записи, который поступает через линию И группы линий 24на вход записи ассоциативной памяти32 в селекторе 3. Данные 001000поступают на селектор 3 через линии0 группы линий 24.Аи и,5,6,7: = 0100 а- запись кодаадресации второго признака селектора 3.Аб : = 000123- запись второгопризнака, равного 0001238.Ввиду того, что в качестве условия запуска задана отработка последовательности двух признаков 00100080001236, то значения остальных признаков можно не конкретизировать.Запись кода в счетчик адреса 43блока 8 управления.А 7 : = 1777778 - запись адреса,равного нулю. ЭВМ 50 оперирует в отри.2 4822 11 165 цательной логике. При обращении по адресу А 7 на линии И в группе линий 27 вырабатывается сигнал, который про. изводит запись адреса в счетчик 43.Контроль начинается с выработки сигнала "Пуск" записью в нулевой разряд формирователя 55 лог. "1" Стрс" . запуска, вырабатываемые Формирователем 9, поступают с его выхода 19 на входы регистров 1 и 2 и производят запись в указанные регистры состояний с входов 11 и 12. Регистры 1 и 2 хра" нят записанные состояния до очередного строба и передают их через выходы 15 и 16 на блоки 5 и 6.Сигнал "Пуск" ведет к переводу сигнала "Пс-Сб" в Формирователе 57 в высокое состояние. Сигнал "Пс-Сб" поступает через группы линий 24 и 25 на адресный вход мультиплексора 31 в селекторах 3 и 4, тем самым разрешая прохождение на входы данных ассоциативной памяти 32 состояний с внутренних информационных линий 15 и линий 16 квалиюикаторов, При поступлении на входы данных ассоциативной памяти 32 состояний, совпадающих со значениями признаков (с учетом маски), записанных в селекторы 3 и 4 на этапе программирования, на выходах памяти 32 появляются сигналы совпадения с признаками, которые стробируются сигналами. стробов, поступающих через линию 19 от формирователя 9, Сигналы признаков с выходов 18 селектора 4 поступают на формирователь 9, Формирователь 9 в соответствии с кодом режима синхронизации, поступающим с входов 23, пропускает на выход 20 Сигнал совпадения с первым признаком, который используется блоком 8 как строб записи для блоков 5 и 6. Сигналы совпадения с признаками, вырабатываемые селектором 3 запуска, поступают через выходы 17 на блок 7, который, обрабатывая их в соответствии с кодом режима запуска, поступающим с входов 26, выдает при выполнении ус" ловия запуска сигнал на выход 21. Для рассматриваемого примера после появления высокого уровня сигнала "Пс-Сб", поступающего на вход В триггера 37 триггер устанавливается в "1" сигналом запуска с выхода 21 блока 7, Тем самым через элемент 39 разрешается прохождение сигналов, поступающих с выхода 20 формирователя 9. Стробирующие сигналы поступают на 5 10 15 20 25 30 35 40 45 50 55 счетный вход счетчика 43 адреса и через линию 11 группы 22 выходов производят запись в ячейки блоков 5 и 6состояний, присутствующих на выходах15 и 16 регистров 1 и 2. Запись вблоки 5 и 6 производится до переполнения счетчика 43 адреса. Сигнал переполнения поступает на один из входов К триггера 37 и переводит его внулевое состояние, .элемент 39 закрывается, прохождение стробов записичерез него прекращается. Одновременно сигнал переполнения, поступая через элемент 40 на вход С триггера41 останова, переводит его в нулевоесостояние. Сигнал "Останов" с выходатриггера 41 поступает через группу28 входов на блок 51 интерфейса исчитывается в ЭВМ 50,В режиме отрицательного запуска(режим "До") окно контроля формируеттриггер 38. Начинается окно контроляпо сигналу "Пуск", поступающему навход Я триггера 38, и заканчиваетсяпо приходу на вход С триггера 38 сигнала запуска. Содержимое ячеек блоков5 и 6 при этом может многократно обновляться, По окончанию записи счетчик 43 адреса хранит адрес ячейки, вкоторую происходит последняя запись.Триггер 41 останова при отрицательномзапуске срабатывает от сигнала запуска, поступанюцего через элемент 40 навход С триггера 41. ЭВМ 50 контроллера 10 анализатора периодически опрашивает регистр состояния анализатора,обращаясь в цикле чтения по адресуА 7. При этом открываются каналы Ммультиплексора 58 блока 51 интерфейса,а состояния счетчика 43 адреса, триггера 41 останова и триггера 42 передаются через шинные формирователи 54 вЭВМ 50. После получения информации обостанове анализатора ЭВМ 50 может переходить к считыванию записанной ванализатор информации. Порядок считывания содержимого 1-йячейки блоков5 и 6 должен быть следующимФА 7 : = адрес х - запись в счетчик43 адреса адреса .ВЧРР ; А 8) - обращение по адресуА 8 в цикле чтения и запись считанногозначения в буфер (ОЗУ ЭВМ 50) с меткой ВЧРР;. При чтении из ЭВМ 50 ячейки с адресом А 8 открываются каналы Кмультиплексора 58 и в ЭВМ передается содержимое х-й ячейки блока 5 памяти.14 54822 10 20 25 30 35 40 45 5055 13 16ВЕК; = ( любой адрес из А 1-А 6 )- в мультиплексоре 58 открываются каналы 1., и в ЭВМ 50 передается содержимое -и ячейки блока 6.После считывания содержимого -й ячейки блока 6 памяти ЭВМ 50 по значениям разрядов квалификаторов идентифицирует состояние, считанное нз -и ячейки блока 5 памяти и соответствующим образом (фиг, 13) представляет считанную информацию на экране дисплея.Последовательность считывания содержимого ячеек памяти анализатора, а соответственно в таком же порядке и распаковка считанной информации на экране дисплея, должна быть следующеи: при положительном запуске - начать считывание с нулевой ячейки и далее по порядку все ячейки памяти блоков 5 и 6, Если триггер 42 в блоке 8 не установлен в "0", что указывает на неполное заполнение памяти (это может произойти, если к считыванию из анализатора приступили до останова анализатора), то считывать до ячейки, адрес которой равен содержимому счетчика 43 адреса на момент начала считывания из анализатора. Для отрицательного запуска. считывать нужно, начиная с ячейки, на которую указывает счетчик 43 адреса на момент останова анализатора, далее в порядке возрастания адресов до максимального значения, затем с нулевой ячейки и до ячеики, предшествующей ячейке, в которую произошла последняя запись. Если триггер 42 в блоке 8 управления не установлен в "0", то значит многократного обновления блоков 5 и 6 памяти после пуска не произошло, и считывать записанную информацию следует, начиная с -нулевой ячейки и далее по порядку до ячейки, адрес которой равен содержимому счетчика 43 адреса на момент останова анализатора.1 Таким образом, анализатор, позволяющий записывать состояния мультиплексированной шины в один блок памяти в той последовательности, как они появляются на шине, и одновременно позволяющий Фиксировать значения сигналов квалификаторов для последующей идентификации записанных состояний, обеспечивает контроль шин с нерегуляр ной сменой групп сигналов и разной частотой их появления, Ввод формирователя обеспечивает конкретизацию групп состояний, которые должны быть зафиксированы в памяти анализатора, т.е. позволяет из многообразия групп; состояний мультиплексированной шины: адресов, данных при чтении, данных при записи, векторов прерывания и других, выделить те группы, которые интересны для оператора и тем самым сокФ ратить общее время на проведение испьгганий мультиплексированных шин,Формула изобретения 1, Логический анализатор, содержащий селектор признаков запуска, селектор признаков записи, два буферных регистра, два блока памяти, блок запуска, блок управления памятью, причем группы информационных входов первого и второго буферных регистров являются соответственно первой и второй группами информационных входов анализатора, группа разрядных выходов первого регистра соединена с группой информационных входов селектора признаков запуска и группой информационных входов первого блока памяти, группа разрядных выходов второго буферного регистра соединена с группой информационных входов селектора признаков записи и группой информационных входов второго блока памяти, группы информационных выходов первого и второго блоков памяти образуют первую и вторую группы информационных выходов анализатора для считывания зарегистрированной информации, группы входов задания режима блока управления памятью, блока запуска, селектора признаков запуска и селектора признака записи образуют соответственно первую, вторую, третью и четвертую группы входов задания режимов анализатора, группа адресных входов первого блока памяти подключена к первой группе выходов блока управления памятью, вход режима первого блока памяти подключен к выходу блока управления памятью,вторая группа выходов которого образует третью группу информационных выходов анализатора для считывания словасостояния анализатора, вход запускаблока управления памятью соединен свыходом блока запуска, группа выходовкоторого подключена к группе выходовселектора признаков запуска, о т л ич а ю щ и й с я тем, что, с целью15 165 ч 82 расширения функциональных возможностей за счет контроля систем, использующих для обмена информацией между модулями циклы различной неупорядочен 5 ной структуры, он дополнительно содержит рормирователь импульсов синхронизации, первый и второй тактовые входы которого являются соответственно первым и вторым тактовыми входами анализатора, первый выход формирователя импульсов синхронизации соединен с тактовыми входами первого и второго буферных регистров, селектора признаков запуска и селектора признаков записи, группа выходов селектора признаков за,писи соединена с первой группой входов задания режимов формирователя импульсов синхронизации, вторая группа входов задания режима которого образует пятую группу одноименных входов анализатора, второй выход формирователя импульсов синхронизации соединен с тактовым входом блока управления па- мятью, группа адресных входов и вход 25 режима второго блока памяти подключены к первой группе выходов и выходу блока управления памятью соответственно. 302. Анализатор по п. 1, о т л и ч а- М щ и й с я тем, что формирователь Импульсов синхронизации содержит два4Шинных формирователя, два формирователя коротких импульсов, элемент ИЛИ-НЕ и мультиплексор, выходы элемента ИЛИ-НЕ и мультиплексора образуют Соответственно первый и второй выходы формирователя, входы первого и второго шинных формирователей образуют со Ответственно первый и второй тактовые входы формирователя, выход первого Шинного формирователя соединен с входом первого формирователя коротких импульсов, выход которого соединен с первым входом элемента ИЛИ-НЕ и перВым информационным входом мультиплексора, выход второго шинного формирователя соединен с входом второго формирователя коротких импульсов, выход которого соединен с вторым входом элемента ИЛИ-НЕ и вторым информационным входом мультиплексора, третий, четвертый, пятый и шестой информационные вхоДы мультиплексора образуют первую группу входов задания режима формирователя, группа адресных входов мультиплексора образует вторую группу входов задания режима формирователяимпульсов синхронизации.3. Анализатор по п, 1, о т л и -ч а ю щ и й с я тем, что блок запуска содержит регистр, элемент И и мультиплексор, выход которого образуетвыход блока, вход сброса, информационный вход регистра, управляющие входы мультиплексора образуют группу входов задания режима блока, группа установочных входов регистра образуетгруппу входов признаков запуска блока, разрядные выходы регистра соединены с входами элемента И, информационные входы мультиплексора подключенык разрядным выходам регистра и выходуэлемента И,й. Анализатор по п. 1, о т л и -ч а ю щ и й с я тем, что блок управления памятью содержит четыре триггера, счетчик, элемент ЗИ-ИЛИ, элемент2 И-ИЛИ, причем группа разрядных выходов счетчика образует первую группувыходов блока, первый и четвертыйвходы элемента ЗИ-ИЛИ объединены иобразуют тактовый вход блока, тактовые входы первого и второго триггеров,первый вход элемента 2 И-ИЛИ объединены и образуют вход запуска блока, выход первого триггера соединен с вторым входом элемента ЗИ-ИЛИ, информационные входы, вход параллельной загрузки счетчика, третий инверсный и пятыйвходы элемента ЗИ-ИЛИ, второй инверсный и третий входы элемента 2 И-ИЛИ,О-вход первого триггера, первый входсброса первого триггера, вход сбрОсавторого триггера, установочные входытретьего и четвертого триггеров, установочный вход второго триггера образуют группу входов задания режимаблока, выход второго триггера соединен с шестым входом элемента ЗИ-ИЛИ,выход которого соединен со счетнымвходом счетчика и образует выход блока, выход переполнения счетчика соединен с вторым входом сброса первоготриггера, входом сброса четвертоготриггера и четвертым входом элемента2 И-ИЛИ, выход которого соединен стактовым входом третьего триггера,П-входы второго и третьего триггеровобъединены и подключены к шине нулевого потенциала, разрядные выходысчетчика и выходы третьего и четвертого триггеров образуют вторую группувыходов блока.