Микропрограммное устройство управления

(51) С 06 Р 9 06 Р 11 ОПИСАНИЕ ИЗОБРЕТЕНИ разрешения фиксиблока Формирования йствий соединен семента ИЛИ, выход ход микроопераци рованного адреса управляющих возд третьим входом э ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМИЗОБРЕТЕНИЙ И ОТКРЫТИ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРВ 696466, кл. С 06 Р 9/22, 1977.Авторское свидетельство СССРФ 826348, кл. С 06 Р 9/22, 1979.Авторское свидетельство СССРВ 822186, кл. С 06 Р 9/22, 1979,Авторское свидетельство СССРВ 947868, кл. С 06 Р 15/00, 1980(54)(57) ИИКРОПРОГРАМИНОЕ УСТРОЙСТВОУПРАВЛЕНИЯ, содержащее блок постоян.ной памяти, блок оперативной памяти,блок выработки управляющих воздействий, блок синхронизации, счетчиккоманд, блок прерываний, блок буферной памяти, блок коммутаторов адресов, блок коммутаторов Фиксированныхадресов, регистр управления, триггерзапрета, регистр выдачи информации,мультиплексор, восемь элементов И,элемент ИЛИ, причем вход пуска устройства соединен с входом запуска блокасинхронизации, вход логических условий устройства соединен с входомлогических условий блока выработкиуправляющих воздействий, выход внешиих микроопераций которого соединенс выходом внешних мнкроопераций устройства, выход первого элемента Исоединен с первым входом элемента ИЛИ,801156073 А выход которого соединен с первым информационным входом регистра управ. ления, выход второго элемента И соеди нен с вторым входом элемента ИЛИ и вторым информационным входом регистра управления, инверсный выход тригге ра запрета соединен с первым входом второго элемента И, выход третьего элемента И соединен с входом синхронизации регистра выдачи информации, выход четвертого элемента И соединен с входом синхронизации счетчика команд, выход пятого элемента И соединен с счетным входом счетчика команд, о т л и ч а ю щ ее с я тем, что, с целью увеличения быстродействия, в устройство введены счетчик адреса блока оперативной памяти, первый и второй шинные формирователи, четыре элемента И-НЕ, триггер разрешения, первый и второй элементы НЕ, элемент ИЛИ-НЕ, причем первый выход блока синхронизации соединен с первыми входами первого и второго элементов И-НЕ, первым входом третьегоэлемента И-НЕ, первым входомтретьего элемента И и входом синхро,низации блока буферной памяти,выход которого соединен с первыминформационным входом мультиплексора, выход счетчика команд соединенс первым информационным входом блоккоммутаторов адресов, выход счетчика адреса блока оперативной памятисоединен с вторым информационным входом блока коммутаторов адресов, вы 13 11560 рованного адреса, Выход пятого элемента И-НЕ 115 соединен с вторым информационным входом регистра 103 фиксированного адреса. Выход четвергого );(е мента И-НЕ 116 соединен с третьим информационным входом регистра 103 фиксированного адреса. Выход третьего элемента И-НЕ 17 соединен с четвертым информационным входом регистра 03 фиксированного адреса. Пер вый вход 59 синхронизации блока 4 прерывания соединен с первыми входами первого 105 и второго 106 элементов И-ИЛИ и третьего элементов И 111, Вь 1 ход 119 третьео элемен та И 111 соединен с входом синхронизации дешифратора 104, Инверсные выходы дешифратора 104 соединены с инверсными входами установки в "нуль" триггера 1 О 1 прерываний. Вход 20 74 кода прерываний блока прерываний соединен с инФормационным входом регистра 101 прерываний. Выхоц первого элемента И-ИЛИ 105 соецннен с входом синхронизации регистра 101 д прерываний. Вход 75 кода маски блока( 4 прерываний соединен с информационным входом регистра 02 маски. Первый выход 120 регистра 1,2 маски соединен с третьим входом первого элемента И-НЕ 112. Второй выход 121 регистра 102 маски соепинен.с четвертым входом второго элемента И-НЕ 11.3. Третий выход 122 регистра 102 маски соединен с четвертым входом шестого элемента И-НЕ 114. Второй35 вход 60 синхронизации блока 4 прерывания соединен с входом синхрониздции регистра 103 фиксированного адреса. Вход 51. 12 записи. информации . в оперативном запоминающем устройстве блока 4 прерывания соединен с вторым входом второго элемента И 108. Первый выход 123 регистра 103 Фиксированного адреса соединен с вторым входом третьего элемента И 111, Второй выход 124 регистра 103 Фиксированного адреса соединен с первым входом дешифратора 104 и первым входом четвертого элемента И 1 О. Третий выход 125 регистра 03 Фиксированного адреса соединен с вторым входом дешифратора 104 и первым входом пятого элемента И 09. Четвертый выход 126 регистра 103 фиксированного55 адреса соединен с выходом 55 наличия прерывания блока 4 прерыванияВход 67 выдачи фиксированного адре 73 4са блока 4 прерывания соединен с вторыми входами четвертого 110 и пятого 109 эл ментов И, вылоды которых совместно с четвертым выходом 126 регистра 103 фиксированного адреса образуют выход 52 кода Фиксирован ных адресов блока 4 прерывания,Вход 51.2 разрешения записи информации блока 4 прерывания соответствующими разрядами соединены с , вторыми входами первого 105 и второго 106 элементов И-ИЛИ. Соответствующие разряды группы 53 адресных входов блока 4 прерывания соединены с третьими входами. первого 105 и второго 106 элементов И-ИЛИ, Выход второго элемента И-ИЛИ 106 соединенс входом синхронизации регистра 102 маски. Выходы регистра 02 маски образуют выход маскирующих разрядов блока 4 прерывания.Блок 5 временного хранения (фиг.4) содержит регистр 133 и элемент И 134, Иладшие 69 и старшие 70 разряды информационного входа блока 5 временного хранения соединены с информационным входом регистра 133. Управляющий вход 51,15 блока 5 временного хранения соединен с первым входом элемента И 134Вход 57 синхронизации блока 5 временного хранения соединен с вторым входом элемента И 134. Выход элемента И 134 соединен с входом синхронизации регистра 133. Выход регистра 133 соединен с выходом 56 блока 5 временного хранения.Блок 6 синхронизации (фиг. 5) содержит генератор 135 тактовых импульсов и триггер 136 пуска. Первый вход блока 6 синхронизации соединен с входом установки в "единицу" триггера 136 пуска. Прямой выход триггера 136 пуска соединен с управляющим вхо дом генератора 135 тактовых импульсовВторой вход блока б синхронизации соединен с входом установки в "нуль" триггера 136 пуска. Первый - четвертый выходы генератора 135 тактовых импульсов соединены соответственно с первым 57, вторым 58, третьим 59 и четвертым 60 выходами блока 6 синхронизации.Блок 11 коммутаторов адресов (фиг. 6) содержит группу 137.коммутаторов адресов и шинный формирователь 138. Первый информационный вход 61 блока 11 коммутаторов адресов соединен с первым информационным50 5 1156 входом группы 137 коммутаторов. Управляющий вход 51.7 блока 11 коммутаторов адресов соединен с управляющим входом группы 137 коммутаторов. Второй информационный вход 62 блока 11 коммутаторов адресов соединен с вторым информационным входом группы 137 коммутаторов Выход группы 137 коммутаторов соединен с информационным входом шинного формирователя 138. Вход 68 выдачи адреса блока 11 коммутаторов адресов соединен с управляющим входом шинного формирователя 138, выход которого соеди,нен с выходом блока 11 коммутаторов адресов.Блок 12 коммутаторов фиксированных адресов (фиг. 7) содержит группу 139 коммутаторов, генератор 40 нуля и шинный Формирователь 141. Первый информационный вход 39 блока 12 коммутаторов Фиксирбванных адресов соединен с входами младших разрядов первого информационного входа группы 139 коммутаторов. Второй информационный вход 52 блока 12 коммутаторов фиксированных адресов соединен с входами младших разрядов вто.рого информационного входа группы 139 коммутаторов. Выход генератора 140 нуля соединен с входами старших разрядов первого и второго информационных входов группы 139 коммутаторов. Управляющий вход 64 блока 12 коммутаторов Фиксированных адресов соединен с управляющим входом35 группы 139 коммутаторов, выход которой соединен с информационным входом шинного формирователя 141. Вход 63 выдачи фиксированного ад 40 реса блока 12 коммутаторов Фиксированных адресов соединен с управляющим входом шинного формирователя 14 1. Выход шинного Формирователя 14 1 соединен с выходом блока коммутато 5 ров фиксированных адресов.Элемент И-ИЛИ 105 (106) (ФигЯ) блока 4 прерывания содержит два элемента И 142 и 143 и элемент ИЛИ 144,Второй вход 127 (129) элемента И-ИЛИ 105 (106) одним разрядом 145 подключен к первому входу первого элемента И 142, а другим разрядом 146 - к первому входу второго элемента И 143.Третий вход 128 (130) элемента И-ИЛИ 105 (106) подключен к второму входу первого элемента И 142. Первый вход элементов И-ИЛИ 073 16105 и 106 соединен с третьим входомпервого элемента И 42 и с вторымвходом второго элемента И 143. Выходы элементов И 142 и 143 соединеныс входами элемента ИЛИ 144, являющегося выходом элементов И"ИЛИ105 (106).Рассмотрим назначение элементовмикропрограммного устройства управления (фиг. 1).Блок .1 постоянной памяти пред-.назначен для хранения кодОв операций,команд, адресов и констант.Блок 2 оперативной памяти предназначен для хранения команд и адресов при тестировании данных, констант.Блок 3 выработки управляющих воздействий предназначен для выработкивоздействий по управлению как внешними устройствами, например оперативными блоками (при выдаче внешних микроопераций на выход 43), таки по управлению самим микропрограммным устройством в различных режимахфункционирования (выдача внутренних ;микроопераций на выходы 46 - 51).Блок 4 прерываний предназначендля организации выхода на прерывание путем выдачи фиксированногоадреса для выработки микропрограммыв зависимости от поступившего запроса на прерывание и кода маски,осуществляющего маскирование определенных разрядов кода прерываний.Блок 5 буферной памяти предназначен для хранения старого слова состояния программы при обработке прерывания, а также хранения состояния счетчика 8 адреса ОЗУ и регистра 102 маски при приеме информации от абонента.Блок 6 синхронизации предназначен для синхронизации работы устройства.Счетчик 7 команд предназначен для задания кода адреса при выборке информации из постоянного запоминающего устройстваи организациипоследовательного хода программы.Счетчик 8 адреса блока 1 оперативной памяти предназначен для задания кода адреса при выборке ннформацпи из блока 2 и модпфпкацпи этого адреса увелпченпем го на единицу при необходимости.Регистр 9 выдачи информации предназначен для хранения информации при выдаче ее абоненту.Регистр 10 управления представляет собой двухразрядный регистр ипредназначен для управления блоками1 1 и 12 коммутаторов, блоком 4 прерывания, счетчиком 7 команд и триггером 15 разрешения в различных режимах функционирования устройства.Блок 11 коммутаторов. адресов управляет прохождением адресов с выходов счетчика 7 команд и счетчика 8 нашину 34 адреса гри выборке информации из блоков 1 и 2 или записи инФормации в блок 2 в зависимостиот режима работы устройства.Блок 12 коммутаторов Фиксированных адресов предназначен для передачи фиксированного адреса на шину 34адреса для чтения (записи) нового(старого) слова состояния программыпри прерывании или чтения информации по фиксированному адресу при обмене информацией с абонентом,Мультиплексор 13 осуществляет передачу информации через первый шинный формирователь 28 элементов нашину 35 данных инФормации с выхода56 блока 5 или с входа 36, или свхода в выхо 41 в зависимости отуправляющего кода.Триггер 14 запрета предназначендля исключения повторного обслужи(вания абонента по запросу.Триггер 15 разрешения предназначен для Формирования сигнала, разрешающего обмен информацией (поступление информации на входы 36 и 41),Четвертый элемент И 1 Ь по четвертому тактовому импульсу разрешаетзапись инФормации в счетчик 7 командпри наличии микрооперации 51.9 записи в счетчик команд.Пятый элемент И 7 по четвертому тактовому импульсу разрешает увеличение содержимого счетчика 7 команд на единицу при наличии микроопераций 51.7 счета (подвижения)команд и отсутствия микрооперации 51.8 блокировки продвижениясчетчика команд.Восьмой элемент И 18 разрешаетпо четвертому тактовому импульсу имикрооперации 51.6 записи в счетчик8 запись информации в счетчик 8адреса ОЗУ с шины 35 данных.Седьмой элемент И 19 по четвертому тактовому импульсу и микрооперации 51.5 счета счетчика 8 разрешает увеличение содержимого счетчика 8 на единицу. Шестой элемент И 20 разрешаетзапись информации в блок 2,Третии элемент И 21 предназначендля управления записью информациив регистр 9 выдачи информации попервому тактовому импульсу,Первый 22 и второй 23 элементыИ совместно с элементом ИЛИ 30 обес 10 печивают запись управляющих сигналов,в регистр 10 управления.Первый 24 и второй 25 элементыИ-ИЕ предназначены для управленийтриггером 14 запрета.Четвертый 26 и третий 27 элементы И-НЕ управляют триггером 15 разрешения.Первый 28 и второй 29 шинныеформирователи предназначень 1 дляосуществления подключения выходамультиплексора 13 на шину 35 данныхи выхода регистра 9 выдачи информации на вход-выход 41 устройства,Элемент ИЛИ 30 предназначен длясборки сигналов по управлению первымразрядом регистра 10 управления вразличных режимах работы.Элемент ИЛИ-НЕ 31 предназначендля формирования микрооперации 51.8блокировки продвижения счетчикакоманд,Первый элемент НЕ 32 запрещаетвыдачу двух разрядов Фиксированногоадреса из блока 4 прерывания в кон це последней команды программы, после которой происходит прерывание,для формирования единственного фик 1 сированного адреса блока 1, хранящего код операции микропрограммы выхо да па прерывание.Второй элемент НЕ 33 управляет выдачей адреса через блок 11 коммутаторов адресов на шину 34 адреса.Вход 36 предназначен для поступления информации от абонента.Вход 37 предназначен для поступления входов логических условий,например, от операционного устройствапроцессора, а также управляющих сиг налов по органиэации работы устройства.Вход 38 пуска предназначен для подачи на его вход сигнала, осуще 55 ствляющего инициализацию работы микро программного устройства управления,Вход 39 предназначен для поступления кода, определяющего направление9 1156073 20обмена информацией с абонентом (ли- ботки микрооперации обращения кбо прием информации от абонента, блоку 2 в зависимости от сигналов слибо выдачу абоненту информации) . выходов 92. 16 и 92. 17 регистра 81Вход 40 предназначен для поступ- микроопераций и управляющих сигналовления требований. прерываний.и запро с входа 37 устройства.са на обмен информацией с абонентом. Мультиплексор 85 логических усло"Вход-выход 41 предназначен для пос вий предназначен для Формированиятупления управляющего слова, опре- значения модифицированного разрядаделяющего поступление информации от адреса очередной микрокоманды, постуабонента, а также для выдачи инфор- О пающего на вход 80 мультиплексора.мационных слов абоненту при обмене 85, который реализует следующую лоинформацией. гическую ФункциюВход-выход 42 данных преднаэна- + +э + +2хэ 2 " ь кчен для занесения через данную шинуинформации в блок 2, а также выхода у, - выходной сигнал мультииэ блока 2 информации на внешние плексора 85,устройства, например операционный , - код с выхода 88 блока 79блок, памяти микрокоманд, раэВыход 43 предназначен для вывода решающий прохождениеиз блока 3 внешних микроопераций для 20модифицируемого адресноуправления внешними устройствами, наго разряда с входа 90пример операционным блоком. на выход 91 мультиплекВыход 44 предназначен для форми- сора 85 без изменений;ройания сигнала на разрешение обме- х , .,- коды, предопределяющиенаинформацией с абонентом.25прохождение на выходВыход 45 предназначен для формиро мультиплексора 85 одногования сигнала конца обмена информаиэ сигналов логическихцией. условий Е ггФункциональное назначение элемен- с входов 37 и 72 блока 3тов блока 3 выработки. управляющих Элементы И-НЕ 86 предназначен дляЭОвоздействий.(фиг. 2), Формирования микрооперации КонецБлок 79 памяти микрокоманд пред- Работы с целью прекращения фуикционазначен для хранения микрокоманднирования устройства после выполнениямножества микропрограмм.программы.Регистр 80 адреса предназначен ФУнкциональное назначение элемеи"для хранения кода адреса, по которо тов блока 4 прерывания (фиг. 4),35му будет осуществлена выборка микро- . РегистР 101 прерывания предназнакоманды из блока 79 памяти микро- чен для хранения кода прерывания.команд,Регистр 102 предназначен для храЭегистр 81 микроопераций преднения кода маски,назначен для хранения операционной40Регистр 103 Фиксированного адресачасти микрокоманды.предназначен для хранения фиксироКоммутатор 82 адреса предназначен ванного адреса, образуемого в эавидля задания, во-первых, начальногосимости от источника, требующего преадреса микропрограммы путем коммута- Рывания, и кода маски. Регистр 103ции кода операции с входа 73 блока45Фиксированного адреса хранит коды3 и, во-вторых, для коммутации адисточников прерывания."реса очередной микрокоманды в про - прерывание от 0 -источника;цессе выполнения микропрограммы.101 - прерывание от 1 -источника;Первый коммутатор 83 микроопера - прерывание от "2"-источника50 1ции обращения предназначен для вы - прерывание от 3 -источника.работки микрооперации обращения к На выходе 123 регистра. 103 формиблоку 1 в зависимости от управляющей Руется сигнал, разрешающий исклюсигналов с входа 37 устройства и чение обРаботанного источника прерысигналов с выходов 92.16 и 92.17 ре-.гистра 81 микроопераций. , Элемент НЕ 118, первый 112, вто 55рой 113, третий 117, четвертый 116,Второй коммутатор 84 микроопера- пятый15, шестой 116 элементы И-НЕции обращения предназначен для выра- и первый элемент И 107 образуют прио22Продолжение табл 1 2 11ныи шифратор определяюдни источника прерывания, а также сигнал наличия прерывания.Функционирование данного приоритетного шифратора можно представить в виде табл. 1. 56073 Состояннс регистра приоритета 5 с учетом регистра маски Состояние выходовприоритетного шифратора - выходовэлементов И-НЕ"0" " " "2" "3" 17 15 6 Таблица 1 1 О 1 0 0 0 1 0 О 1 0 О1 О 0 1 0 1 0 1 0 015 1 0 1 0 1 О 0 1 1 0 0 1 0 0 Состояние регистра приоритетас учетом регистра маски Состояние выходовприоритетного шифратора - выходовэлементов И-НЕ 11 117 115 116"О" "1" "2" "Зф 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 О 0 1 0 1 1 0 1 1 1 0 0 1 1 0 0 1 1 1 1 0 25 Наличие единицы в разряде "0" означает наличие прерывания от "0"-гоисточника. Наличие единицы в 1-м0 1 0 ( = 1,3) разряде соответствует требованию прерывания от 3-го (2-го,0 1 1 30 11-го) источника, разрешенного соответствующим разрядом регистра маски,1т.е.в 1 в - а ряда 1" 1-го разряда л 1таблицы регистра регистрапрерываниймаскиф 105 и р и 106 элементы Рр 33 пРедназначен длнИ-ИЛИ предназначены для разрешения временного хранения содержимогозаписи кодов прерываний и маски с счетчика 7 микрокоманд и регистра 102входов 74 и 75 шины 35 данных соот- маски, составляющих слово состоянияветственно в регистр 101 прерываний О программы или счетчика 8 адреса бло"40 Ви регистр 102 маски. ка 2,Второй элемент И 108 и третий эле- Элемент И 134 разрешает записьмент И 111 предназначены для осуществ информации в регистр 133,ления управления сбросом источников Назначение элементов блока 6 синпрерываний. после выхода на их об хронизации (фиг. 5)..служивание. Генератор 135 тактовых импульсовДешиФратор 104 осуществляют де- предназначен для синхронизации рашифрацию кода запроса, от которого . боты устройства. На выходах 57-60поступило требование на прерывание, формируются первый - четвертый так-.для его исключейия. 5 О товые импульсы.Пятый 109 и четвертый 110 элемен- Триггер 136 пуска предназначенты И предназначейы для разрешения вы- . для запуска генератора 35, вклюдачи двух разрядов фиксированного чение которого происходит по сигналуадреса всегда, кроме момента кон- пуска с входа 38 устройства, а выца .команды, после которой происходит 55 ключение - по сигналу конца работыпрерывание программы. с выхода 51.1 блока 3.Назначение функциональных элемен- Назначение элементов блока 11тов блока 5 буферной памяти (фиг. 4), коммутаторов адресов (фиг. 6) 0 1 0 1 1 0 1 0 1 0 1 1 1 0 123 1156073 24 Микропрограммное устройство управления начинает функционировать после подачи на вход 38 устройства (фиг. 1) сигнала пуска. Этот сигнал поступает на первый вход блока 6 синхронизации (фиг. 5) и устанавливает триггер 136 пуска в единичное состояние. Тем самым на управляющий 1 ловиями, поступающими на вход 37 устройства. Если очередная микрокоманда является микрокомандой линейной последовательности, то модификация модиГруппа 137 коммутаторов адресов вход генератора 135.тактовых импульпредназначена для коммутации в зави- сов поступает сигнал, разрешающий симости от сигнала на управляющем вхо генерацию тактовых импульсов с выде 51.7 адресов либо с входа 61, ходов 57 - 60 блока 6 синхронизации. либо с входа 62 через группу линей Так как в исходном состоянии с выхоный формирователь 138 на шину 34 ад- да 51 внутренних микроопераций блореса. ка 3 поступает микрооперация обраШинный формирователь 138 предназ- щения к блоку 1, то на шине 35 данных начен для развязки выхода группы будет находиться код операции пер коммутаторов от выходов группы 1 О вой команды программы из нулевой ячей коммутаторов (фиг. 7). ки блока 1. Данный код операции сНазначение элементов блока 12 выхода 73 шины 35 данных поступает на коммутаторов фиксированных адресов вход кода операции блока 3 (фиг. 2). (фиг. 7). Код операции (адрес первой микроГруппа 139 коммутаторов в эави команды микропрограммы) поступает симости от сигнала на управляющем через коммутатор 82 адреса на информа-. входе 64 осуществляют коммутацию ционный вход регистра 80 адреса. адреса либо с первого 39 иншормацион- С приходом тактового импульса с ного входа, либо с второго 52 ин- . второго выхода блока 6 сйнхронизаформационного входа через шинный фор ции на вход 58 синхронизации блока мирователь 141 на шину 34 адреса. 3 произойдет выборка первой микроНаэнааэначение шинного формирователя команды из блока 79 памяти микроко" 141 анало1 аналогично формирователю 138. манд по адресу, записанному в региГенератор 140 нуля предназначен стре 80 адреса. Из. блока 79 памяти для выработки постоянного нулевого д микрокоманд с приходом очередного уровня сигнала с последующим допол- тактового импульса последовательнос-. нением им старших разрядов Фикси- ти с четвертого выхода 60 блока 6 рованных адресов, поступающих с вхо- синхронизации информация поступит дов и 5 коммутатора 12 фиксиро- в регистр 81 микроопераций и с егоов 39 и 52ванных адресов. выхода на выход 43 устройства для упРабота мик оп огкропрограммного устрой- равления операционными устройствами, ства управления возможна в одном из например операционным блоком, а также пяти резимов, а именно при обработ- с выходов 46-51 блока 3 для управлеке обычных команд, при.обработке пре- ния работой самого устройства. С рывания и выходе из него; при приеме выходов 46-51 блока 3 выдаются микро- информации от абонента; при выда,операции в соответствии с алгоритмом че информации абоненту; при само- исполняемых устройством команд, при проверках. этом одна иэ них, поступив на входРабота устройства при обработке пятого элемента И 17, по четвертому обычиых команд. тактовому импульсу с выхода 60 блокаВ исходном состоЯнии элементы 6 син ронцзацсинхронизации разрешит увеличение памяти устройства, за исключением счетчика 7 команка команд на единицу. Тем триггеров регистра 81 микроопера- мым удет с ормирован код операций блока 3, обеспечивающих форми" ции очередной команды, При выполнерование сигналов "Конец команды"на выходе 49 блока 3, обращение к вплоть до последнего, признак конца блоку 1 на выходе 51,10 блока, Разре" команды будет отсутоманды удет отсутствовать и адрес аение продвижения счетчика команд очередной микрокоманды будет полна выходе 51.7 блока 3, находятся в ностью определяться кодом логических Висходном (нулевом состоянии). условий с выхода 88 б50выхода лока 79 памятимикрокоманд, модифицируемыи и немодифицируемым разрядами адреса свыхода 89 блока 79 логическими ус11560 При выдаче последней микрокоманды микропрограммы выдается микрооперация "Конец команды" на выходе 49 40блока 3, которая разрешает поступление очередного кода операции с выхода блока 1 через шину 35 данныхчерез коммутатор 82 адреса на информационный вход регистра 80. Код 45операции с выхода блока 1 будет выданпо адресу, находящемуся в счетчике7 команд. Так как регистр 1 О управления находится в нулевом состояниито сигнал с выхода 63 через элемент 50НЕ 33 поступает на вход 68 подачи адреса блока 11 коммутаторов адресов(Фиг. 6). Этот сигнал поступает на управляющий вход шинного формирователя 138, разрешает прохождение адреса с выхода 61 счетчика 7 команд через группу 137 коммутаторов адре сов и шинный формирователь 138 блока 25фицируемого разряда адреса кодом логических условий на мультиплексоре 85 не происходит. Код адреса очередной микрокоманды через коммутатор 82 адреса поступает на информационный вход регистра 80 адреса. В следующем цикле работы устройства по приходу второго тактового импульса с выхода 58 блока 6 синхронизации происходит запись адреса в регистр 10 80 адреса и выборка по этому адресу информации из блока 79 памяти микро- команд. Четвертый тактовый импульс цикла работы с выхода 60 блока 6 синхронизации поступает на вход синхронизации регистра 81 микроопеуаций Информация с выхода блока 79 памяти микрокоманд заносится в регистр 81 микроопераций и с его выхода посту - пает на выходы 43,46-51 блока 3. 20Если очередная микрокоманда является микрокомандой ветвления, то при единичном значении проверяемого логического условия произойдет модификация модифицируемого разряда адреса на мультиплексоре 85. Этот разряд адреса с выхода 91 мультиплексора поступит на вход коммутатора 82 адреса. Полученный адрес микрокоманды по второму тактовому импульсу очеред 30 ного цикла работы устройства поступит в регистр 80 адреса и из блока 79 памяти микрокоманд начнется выборка очередной микрокоманды. Операционная часть микрокоманды с приходом четвертого тактового импульса будет занесена в регистр 81 микроопераций,73 2611 адреса на шину 34 адреса и с неена вход блока 1.ФПри поступлении кода операцииочередной команды на вход блока3 устройство продолжает функционировать аналогично рассмотренному,При выдаче последней микрокоманыпрограммы. выдается микрооперация конца работы, Эта микрооперация с выхода92.18 регистра 81 микроопераций поступает на вход элемента И-НЕ 86 и приразрешении окончания работы (наличиесигнала на пятом управляющем входе 100 входов 37 устройства) с выхода51. 1 внутренних микроопераций блока3 поступает на второй вход блока 6синхронизации (фиг. 5). Триггер 136пуска блока 6 синхронизации переходит в нулевое состояние, и устройство прекращает работу в данном режиме функционирования,Работа устройства в режиме выхода на подпрограмму обработки прерывания и выхода из нее.Режим выхода на подпрограмму обработки,прерывания осуществляется микропрограммно за пять циклов работыустройства (по одному циклу работыустройства соответствует период работы блока 6 синхронизации, выдающего серию из четырех импульсов).Все прерывания данного класса поступают от четырех источников: "0",111 н 1121, 3. Эапросы на прерываниепоступают на вход 40 требований прерываний и записываются асинхронно врегистр 101 прерываний блока 4(фиг, 3). Микропрограмма выхода напрерывание по нулевому источникуи по первому - третьему источникус учетом разрешения от регистра 102маски (регистр 102 маски имеет триразряда для маскирования. требованийпрерываний от источников "1", "2",и "3") выполняется следующим образом. В соответствии с требованиями прерываний, зафиксированными в регистре 101 прерываний (фиг. 3) и в соответствии с состоянием регистра 102 маски на выходе элемента И-НЕ 117 выработается сигнал, а на выходах элементов И-НЕ 115 и 116 выработается код, идентифицирующий номер источника прерывания. Элемент ЯЕ 118, элемент И 107 и элементы И-НЕ 112-117 составляют приоритетный шифратор. С учетом приоритета разрешенного требования прерывания (старший приоритет27 1156 им .ет нулевой источник прерываний, который не маскируется) на выхопах элементов И-НЕ 115 и 116 вырабатывается код номера источника прерывания (при наличии разрешенного требования прерывания на выходе элемента И-НЕ 117 всегда вырабатывается сигнал). В конце каждого такта на втором синхровходе 60 блока 4 преры ваиия указанный код записывается в регистр 103 фиксированного адреса. При этом на выходе 126 регистра 103 фиксированного адреса появляется . сигнал, который через выход 55 наличия прерывания поступит на второй вход первого элемента И 22 (фиг. 1).Перед последним циклом исполнения "предыдущей" команды (команды, которая в настоящий момент исполняется) на выходе 47 признака конца команды вырабатывается сигнал, по которому сработает элемент И 22 и сигнал с его выхода через элемент ИЛИ 30 поступит на первый вход регистра 1 О управления (при этом подразумевается, что сигнал требования обмена на входе 40 требований прерываний и обменов отсутствует, так как в противном случае сигналы поступят на оба входа регистра 10 управления и сначала будет выполнен один нз режимов обмена, описанных ниже и имеющих более старший приоритет). По окончанию сигнала с выхода 60 блока 6 синхронизации устройство перейдет к выполнению последнего цикла "предьду- З 5 щей" команды, в котором помимо сигналов,требукицихся по соответствующему алгоритму выполнения данной ко.манды, а также сигналов конца команды на выходе 49 блока 3, продви жения содержимого счетчика 7 команд на выходе 51.7 блока 3 и обращения блока 1 на выходе 51,10 блока 3, присущих последнему циклу выполнения любой команды н необхо 45 димых для выборки очередного командного слова, вырабатывается также сигнал на выходе 63 регистра.10 управления.50Таким образом, в конце выполнения "предыдущей" команды сигнал с выхода 63 регистра 10 управления блокирует (через элемент НЕ 33) выдачу адреса очередной команды с выхода счетчика 7 команд через коммутатор 11 адреса на вину 34 адреса и разрешает выдачу фиксированного адреса 073 ,"8с выхода 52 блока 4 прерываний(фиг. 3) через коммутатор 12 фиксированных адресов. При любом коде номера источника, вызвавшего прерывание,на выходах 24 и 125 регистра 103 ,фиксированный адрес будет иметь ,значение,(001000). При отсутствиисигнала на выходе 64 регистра 10 управления и наличии сигнала на выхо де 63 регистра 10 управления коммутатор 12 фиксированного адреса (фиг.7)выдаст на шину 34 адрес "00000",по которому в блок 1 записан кодоперации микропрограммы выхода напрерывание. Этот код будет выбранвместо кода операции очередной команды программы и в следующем цикленачнется исполнение микропрограммывыхода на подпрограмму обработкипрерывания, пять циклов выполнениякоторой описаны ниже. Так как очередная команда программы не выбиралась и не исполняется, то продвижениесодержимого счетчика 7 команд блокируется сигналом с выхода 63 регистра10 управления, поступающим на входэлемента ИЛИ-НЕ 31, на выходе 51.8 которого сигнал пропадает и поэтомуэлемент И 17 закрыт по первому входу,Введение блокировки продвижениясодержимого счетчика 7 команд позволило по сравнению с прототипомисключить аппаратные средства изатраты времени, необходимые навосстановление содержимого счетчика 7 команд.В первом цикле выполнения микропрограммы выхода на прерывание программы осуществляется запоминание содержимого счетчика 7 команд (с выхода 69 шины 34 адрес подается на информационный вход блока 5), являющегося одной частью старого слова состояния программы (ОСП), и содержимого регистра 102 маски, являющегося другой частью старого ССП, в регистре 133 блока 5 временного хранения (фиг. 4). Для этого вырабатывают-. ся следующие микрооперации: микро- операция продвижения содержимого счет чика 7 команд на выходе 517 блока 3, позволяющая выдать содержимое счетчика 7 команд на шину 34 запроса, микрооперации блокировки счета 7 команд на выходе 50 блока 3, которая проинвертировавшись на элементе ИЛИ-НЕ 31 (выход 51.8), запретит при этом продвижение содержимого11560 29счетчика .7 команд, микрооперациязаписи старого ССП в блок 5 временного хранения на выходе 51. 15 блока 3, при которой по сигналусвыхода 57 блока 6 синхронизациистарое слово состояния программы запишется в регистр 133 (Фиг. 4). В.этом же цикле на выхоце 46 блока3 вырабатывается сигнал, которыйчерез элемент ИЛИ ЗО поступит на 10первый вход регистра 10 управления.Первый цикл заканчивается по заднемуфронту сигнала Ф с четвертого выхоФда 60 блока 6 синхронизации,Во втором цикле выполнения микропрограммы выхода на прерывание вырабатываются: сигнал на выходе 63 регистра 10 управления, сигналы навыходах 51,13 и 51.14, разрешающиепередачу старого словосостояния программы с регистра 133 блка 5 черезмультиплексор 13, первый шинныйформирователь 28 и шину 35 данныхна вход-выход блока 2, а также микрооперации обращения и записи в блок2 на выходах 51.11 и 51.12 блока 3,по которым в блок 2 записываетсястарое словосостояние программы понечетному фиксированному адресу. Нечеткость определяется наличием микрооперации на выходе 51.12 блока 3, формирование Фиксированных адресов сучастием этого сигнала позволяетисключить затраты времени и оборудования на модификацию фиксированныхадресов, например, с помощью счетчи 35ков. При этом сигнал с выхода 63 регистра 10 управления блокирует черезэлеменг НЕ 33 выдачу адреса с выходакоммутатора 11 адреса и разрешаетвыдачу фиксированного адреса с кои 40мутатора 12 на шину 34 адреса. Крометого, при наличии сигналов на выходе63 регистра 10 управления и на выходе 51.12 блока 3 вырабатываетсясигнал на выходе элемента И 10845(Фиг. 3), который по окончании сигнала , на выходе 60 блока 6 синхронизации запоминается в регистре 103.Таким образом, во втором цикле про -изводится запоминание старого состоя 50ния программы в ячейке блока 2 с нечетным Фиксированным адресом. В третьем цикле выполнения микропрограммы выхода на прерывание производится выборка нового слова состояния программы из ячейки блока 2 с четным фиксированным адресом, для 73 30чего в этом цикле микрооперация записи в блок 2 отсутствует.В третьем цикле на выходе 63 регистра 10 управления формируется сигнал аналогично тому, как он формировался во втором цикле. Этот сигнал обеспечивает передачу фиксированного адреса на шину 34 адреса и соответственно на адресный вход блока 2, на вход обращения которого поступает сигнал с выхода 51,11 блока 3, Новое словосостояние программы из ячейки с четным фиксированным адресом блока,2 через шину 35 данныхпостуйает на информационный вход счетчика 7 команд и на информационный вход регистра 102 маски. В разряде выхода 51.2 блока 3, соответствующем входу 146 элемента И 143 блока 106 (фиг. 8), вырабатывается микрооперация, по которой по сигналу с выхода 59 блока 6 синхронизации новое ССП заносится в регистр 102 маски. По микрооперации с выхода 51.9 блока 3 новое ССП по сигналус выхода 60 блока 6 синхронизации заносится в счетчик 7 команд. В этом же цикле. по сигналу с выхода 123 регистра 103 (фиг. 3) по сигналу Тэ с выхода 59 :блока 6 синхронизации элемент И 111 вырабатывает сигнал, стробирующий дешифратор 104. На инверсном выходе дешифратора 104, соответствующем источнику прерывания, попавшему на обработку, вырабатывается сигнал, который сбрасывает тот разряд регистра 101 прерывания, источник которого попал на обработку. Поэтому только в конце третьего цикла из регистра 103 будет исключен источник прерывания, па которому производится выход на подпрограммуобработки прерывания. Учитывая то, что сигнал признака конца команды на выходе 47 блока 3 вырабатывается до начала цикла, соответствующего концу команды, четвертый цикл данной микропрограммы не является концом выполнения данной микропрограммы, а является холостым т,е. в четвертом цикле не вырабатывается ни одной микрооперации. Задержка последнего цикла выполнения микропрограммы выхода на прерывание на .один цикл необходима для исключения повторногозахвата уже попавшего на обработкуисточника прерывания. В пятом циклеописываемой микропрограммы вырабатываются микрооперации "Конец коман1156073за счет исключения подпрограмм обработки этих классов источников.Запрос на работу устройства в режиме приема информации от абонентапоступает с входа 40 по цепи требований обменов на вход элемента И 23.Переход в данный режим функционирования может быть осуществлен тольков конце выполнения предыдущей коман 10 ды программы, т.е. разрешающимсигналом на выходе 47 признака концакоманды блока 3. При этомтриггер 4запрета находится в нулевом состоя-.нии и разрешает срабатывание элемен 15 та И 23 ЛанньпЪ режим выполняетсяпо специальной микропрограмме (команде) за несколько циклов работыустройства. 3ды , продвижения содержимого счетчика 7 и обращения к ПЗУ 1 на выходах49, 51.7 и 51.10 блока 3, по которьппроизводится выборка из ПЗУ 1 первойкоманды подпрограммы обработки прерьвания. функционирование устройствапри выполнении этой команды соответствует первому из описанных режимов,причем в конце подпрограммы происходит не останов устройства, а возвратк прерванной программе, Для этогопо соответствующим командам восстанавливается старое ССП, т.е. изячейки блока 2, соответствующей нечетному фиксированному адресу, выбирается старое ССП и заносится всчетчик 7 команд и регистр 102 маскиРаспределение ячеек блок 2 для запоминания старых ССП (которые исключаются при выходе из подпрограммыобработки прерывания) и хранения ноЮвых ССП сведено в табл. 2,Таблица 2 Новое . Старое 3000100000100 ффОфф НовоеСтарое 00.1010 001011 001100 001101 НовоеСтарое НовоеСтарое ОО 110 00111"3" 40 Работа устройства при приеме информации от абонента. 45В процессе функционирования устройства возможно прерывание основной программы для приема информации от абонента, например центрального устройства управления или процессора 50 высшего уровня, беэ обращения к подпрограмме обработки такого прерывания. РеаЛизация такого режима работы позволит уменьшить время решения задачи путем быстрой микро программной обработки требований прерываний отдельных классов источников и сократить объемы памяти программ Источник Назначение Адреса ячеек ячеек ССП Перед последним циклом выполнения команды, после которой производится прерывание проГраммы (назовем ее предыдущей командой), с выхода 47 блока 3 выдается сигнал признака микрооперации конца команды. Так как триггер 14 запрета находится в ну. левом состоянии, то сигнал с его нулевого выхода разрешает прохождение сигнала с входа 40 по цепи требования обмена через элемент И 23 на второй инФормационный вход регистра 10 управления и через элемент ИЛИ 30 поступает на первый информационный вход регистра 10 управления, Таким образом, в последнем цикле выполнения предыдущей команды на выходе 63 регистра 10 управления появится сигнал, который через элемент ИЛИ-НЕ 31 осуществит блокировку продвижения счетчика 7 команд (для запоминания адреса команды, с которой необходимо продолжить выполнение программы после обслужи" вания прерывания в режиме приема информации). В этом же последнем цикле выполнения предыдущей команды с выхода 64 регистра О управ" ления сигнал, поступит на управляющий вход блока 12 коммутаторов фик. сированных адресов (фиг. 7) для того, чтобы осуществить гередачу фиксированного адреса с входа 39 на выход коммутатора 139, а .е с входа 52. Сигнал с выхода Ь 4 регистра 10 управления поступает на вход элемента И-НЕ 27 н разрешает включение триггера 5 разрешения. Кроме того, сигнал с выхода 63 регистра 10 посту. пает на вход элемента НЕ 33 и с егомикрооперации конца обмена блокаформирования у;равляющих воздействийсоединен с первым входом четвертого элемента И-НЕ и выходом концаобмена устройства, второй выход блокасинхронизации соединен с первым входом синхронизации блока выработкиуправляющих воздействий, признакконца команды которого соединен спервым входом первого элемента И ивторым входом второго элемента И,выход микрооперации включения триггера запрета блока выработки управляющих воздействий соединен с вторымвходом первого элемента И-НЕ, выходкоторого соединен с инверсным входомустановки в "1" триггера запрета,выход микрооперации конца командыблока выработки управляющих воздействий соединен с вторым входом второго элемента И-НЕ и входом первогоэлемента НВ, выход которого соединен с входом выдачи фиксированногоадреса блока прерывания, выход второго элементаИ-НЕ соединен с ин-.версным входом установки в "0" триггера запрета, выход микрооперации блокировки продвижения счетчика командблока выработки управляющих воздействий соединен с первым входом элемента ИЛИ-НЕ, выход которого соединенс первым входом пятого элемента И,выход микрооперации конца работы блока выработки управляющих воздействийсоединен с вторым входом остановаблока синхронизации, третий выходкоторого соединен с первым входомсинхронизации блока прерывания и пер-вым входом шестого элемента И, выходкоторого соединен с входом записи.блока оперативной памяти, выходмикроопераций записи информации врегистр прерываний и регистр маскиблока выработки управляющих воздействий соединен с входом разрешения записи информации блока прерываний,выход микрооперации записи в регистрвыдачи информации блока выработкиуправляющих воздействий соединен свторым входом третьего элемента И,выход микрооперации разрешения выдачи информации на шину ввода-выводаустройства блока выработки управляющих воздействий соединен с управляющим входом второго шинного Формирователя, выход регистра выда-.чи информации соединен с информационным входом второго шинного формирователя, выход которого соединен с вторым информационным входом мультиплексора и с шиной ввода-вывода устройства, шина ввода, устройства соединена с третьим информационным входом мультиплексора, выход которо-го соединен с информационным входом первого шинного формирователя, выход микрооперации счета счетчика адреса блока выработки управляющих воздействий соединен с первым входом седьмого элемента И, выход которого соединен со счетным входом счетчика адреса, выход микрооперации записи в счетчик адреса блока выработки управляющих воздействий соединен с первым входом восьмого элемента И, выход которого соединен с входом синхронизации счетчика адреса, четвертый выход блока синхронизации соединен с вторым входом синхронизации блока выработки управляющих воздействий, с первым входом четвертого элемента И, вторыми входами пятого, седьмого и восьмого элементов И, с вторым входом синхронизации блока прерываний, входом синхронизации регистра управления и вторым входом четвертого элемента И-НЕ, выход которого соединен с инверсным входом установки в 0 триггера разрешения, прямой выход которого соединен с выходом разрешения обмена устройства, выход первого разряда регистра управления соеди-, нен с входом признака подачи фиксированного адреса блока прерывания, вторым входом элемента ИЛИ-НЕ, входом выдачи фиксированного адреса бло ка коммутаторов Фиксированных адресов и входом второго элемента НЕ, выход которого соединен с входом выдачи адреса блока коммутаторов адресов, выход второго разряда регистра управления соединен с управляющим входом блока коммутаторов фиксированных адресов и вторым входом третьего элемента И-НЕ, выход которого соединен с инверсным входом установки в "1" триггера разрешения, выход наличия прерывания блока преры вания соединен с вторым входом первого элемента И, выход микрооперации счета счетчика команд блока выработки управляющих воздействий соединен с третьим входом пятого элемента И и управляющим входом блока коммутаторов адресов, вход кодапризнаканаправления обмена устройства соединен с первым информацион.ным входом блока коммутаторов фик 33 11560 выхода на управляющий вход шинного формирователя 138 блока 11 коммутаторов адресов. Тем самым запрещается передача адреса с выхода коммутатора 137 (фиг. 6) на цину 34 адреса, Этот же сигнал с выхода 63 адреса 10 управления поступает на вход выдачи Фиксированного адреса блока 12, разрешая выдачу фиксированного. адреса (фиг, 7) через шинный Формирователь 141 на ши ну 34 адреса. На вход 39 поступает код, характеризующий признак приема информации от абонента, по которому определяется фиксированный адрес блока 1, в котором хранится код операции (команды) приема информации. По первому тактовому импульсу последнего цикла выполнения предыдущей команды с выхода 57 блока 6 синхронизации на выходе элемента И-НЕ 27 вырабатывается нулевой сигнал, Этот сигнал поступает на инверсный вход установки в "единицу" триггера 15 разрешения. Триггер 15 разрешения переходит в единичное состояние и с его прямого 5 выхода 44 выдается сигнал разрешения обмена, по которому внешнее устройство должно выдать информацию на шину 36 входов и шину 41 входов-выходов.30С выхода блока 12 коммутаторов фиксированных адресов на шину 34 адресов поступает фиксированный адрес, определяющий адрес хранения в, блок 1 команды приема информации от абонента. По данному фиксированному адресу произойдет выборка информации через шину 35 данных из блока 1, так как в конце выполнения любой команды вырабатывается сигнал обращения к блоку 1 для выборки очередной40 команды. Кроме того, в последнем цикле выполнения предыдущей команды вырабатывались микрооперации, необходимые для работы по ее алгоритму,45 после этого происходит переход к выполнению микропрограммы реализации описываемого режима.В первом цикле работы устройства при выполнении микропрограммы обмена по приему информации происходит50 выдача 43 счетчика 8 адреса блока 2 с выхода 62 через блок 11 коммутаторов адресов на шину 34 адреса и его запись в регистр 133 и блок временного хранения (Фиг. 4) в первом55такте по сигналу Т с выхода 57блока 6 и по микрооперации с выхода 51.15 блока 3 для сохранения 73 34состояния прерванной программы. С входа-выхода 41 устройства поступает управляющее слово, определяющее, во-первых, признак записи информации (в блок 2 или в блок 4 прерываний), во-вторых, адрес, по которому необходимо осуществить запись информации. Данное управляющее слово (адрес и признак) через мультиплексор 3 и шинный формирователь 28 по соответствующим микрооперациям с выходов 51. 13 и 51, 14 блока 3 поступает на шину 35 данныхи адрес с ее выхода 76 заносится в счетчик 8 адреса. Поэтому во втором цикле выполнения данного режима этот адрес на шине 34 адреса будет определять адрес блока 2 или соответствующий регистр с группы 53 адресных входов блока 4 прерывания, Признак записи информации (единица или ноль старшего разряда управляющего слова) с выхода 72 шины 35 данных поступает на мультиплексор 85 блока 3 (Фиг, 2) и определяет выбор очередной микрокоманды для осуществления записи информации или в регистры 101, 102 блока 4 прерывания или в блок 2, осуществляя ветвление микропрограммы путем модификации ее адреса на мультиплексоре 85 (фиг. 2) по соответствующему коду логических условий с выхода 88 блока 79. С целью к, хлючения возможности повторного обслуживания поступившего запроса на прием информации с выхода 48 блока 3 выдается сигнал, который по первому тактовому импульсу с выхода 57 блока 6 синхронизации установит триггер 14 в единичное состояние. В данном цикле работы микрооперации обращения к блоку 1 и блоку 2 не вырабатываются. После выполнения первого цикла выполнения микропрограммы описываемого режима осуществляется переход к выполнению одной из микрокоманд второго, цикла.Во втором цикле работы устройства происходит запись информации или в регистры 101, 102 блока 4 прерываний по одной команде, или в блок 2 - по другойВ случае записи информации в регистры блока 4 прерываний, например от центрального процессора в режиме отладки программ, с лины 34 адреса на группу 53 адресных входов блока 4 прерываний (Фиг. 3) выдается из счетчика 8 код номера регистров35 1156073 36 (регистра 01 прерываний и регистра операция конца обмена и по прихо маски). Например, если необходи- ду четвертого такгового импульса с мо записать информацию в регистр 101 выхода 60 блока 6 триггер 15 разпрерываний, код адреса может иметь решения устанавливается в нулевое вид10. При необходимости запи-. 5 состояние, после чего происходит сать инбормацию в регистр 102 маски прекращение выдачи внешним устройсткод адреса может быть 01. Когда вом инфоомации на шины 36 и 4 1 и необходимо записать в оба регистра- снятие сигнала запроса абонента с 11, с входа 36 устройства инфор- входа 40. Устройство переходит в тремация через мультиплексор 13 и шин тий цикл работы в рассматриваемом ный формирователь 28 по соответст-режиме.вующим микрооперациями на выходах В третьем цикле с выходов 51.13 51.13 и 51.14 блока 3 подается на и 51.14 внутренних микроопераций шину 35 данных и с нее (выходы 74 и блока 3 выдаются соответствующие 75) на информационные входы регист- микрооперации, по которым содержимое15ра 101 прерываний и регистра 102 мас- регистра 133 блока 5 (состояние счетки блока. При этом на разрядах выхо- чика, 8 на момент прерывания кода да 51.2 блока 3, соответствующих вхо- программы) передается через мультидам 145 элементов И-ИЛИ 105 и 106 плексор 13 и шинный формирователь 28 (фиг. 8), вырабатываются соответст 20на шину 35 данных. По концу четвервующие микрооперации записи в ре- того тактового импульса с выхода 60 гистры 101 и 102, запись в которые блока 6 и микрооперации с выхода 51.6 производится по сигналу с вьиода блока 3, поступившим на входы элемен блока 6 синхронизации в зависимос- та И 18, происходит занесение стати от кодов на входе 53 блока 425рого содержимого счетчика 8 с выхода (входы 128 и 130 элементов И 142 в 76 шины 35 данных в счетчик 8 адреса, блоке 105 и 106 на фиг. 8). так как происходит восстановлениеНа вход 45 устройства выдается состояния программы, после чего просигнал конца обмена для исключения исходит переход к последнему четвер- требования обмена с входа 40 устрой- тому циклу выполнения данного режима. ства. Кроме того, данный сигнал посту30В четвертом цикле работы устрой- пает на вход элемента И-НЕ 26 и с прн ства выдаются микрооперации "Конец ходом четвертого тактового импульса команды" (выход 49 блока 3), счет с выхода 60 блока 6 синхронизациисчетчика 7 команд (выход 517 блока 3) происходит обнуление триггера 15 раз- и обращение к блоку 1 (выход 51.10 решения, после чего прекращается пе блока 3) по которым осуществляется редача информации. внешним устройст- передача содержимого счетчика 7 ковом на шины 41 входа-выхода и 36 вхо- манд через блок 11 коммутаторов адреда. В данном цикле работы микроопера сов на шину 34 адресов, выборка очеции обращения к блокам 1 и 2 не фор- редного кода операции прерванной промируется. 40 граммы с выхода блока 1 через шину 35При выполнении другой микрокоман- данных и занесение его в регистр 80 ды (в зависимости от ветвления микро- адреса в блоке 3. По микрооперации программы) во втором цикле работы "Конец команды" сигнал с выхода 49 производится запись информации от блока 3 выдается на вход элемента абонента в блок 2, В этом случае с 45 И-НЕ 25 и осуществляется приведение в выхода 62 содержимое счетчика 8 через исходное состояние триггера 14 заире- блок 11 коммутаторов адресов посту- та. Кроме того, осуществляется пропает на шину 34 адресов и с нее на движение содержимого счетчика 7 коадресный вход блока 2. С выхода 51 манд на единицу. Далее микропрограмвнутренних щюкроопераций блока 3 вы мное устройство управления функционндаются микрооперации обращения 51.11 рует аналогично работе в режиме выи записи 51. 12 блока 2. Информация с дачи обычных команд. входа 36 устройства через мультиплек-Работа устройства при выдаче инсор 13 и шинный Формирователь 28 формации абоненту. поступает на шину 35 данных и с И Выход на режим выполнения данной нее на вход-выход блока 2. Яа выход микропрограммы осуществляется анало, аналогично описанному при выпол- гично описанному ранее режиму в конце ненни второго цикла, выдается микро- предыдущей команды прерываемой про11560 40 37граммы. Отличие лишь в том, что код на входе 39 устройства определяет выборку кода операции данного режима путем выработки соответствующего фиксированного адреса, по которому в блоке 1 хранится код операции, определяющий начальный адрес микропрограммы работы в данном режиме.Работа в данном. режиме происходит за пять циклов, при этом выдача ин формации может производиться как иэ блока 2, так и из блока 1.Первый, цикл выполнения режима выдачи информации происходит аналогично первому циклу описанного ранее режима, при этом вырабаываются следующие сигналы (микрооперации),Сигнал на выходе 48 блока 3, по которому включается триггер 14 запрета, блокирует восприятие повторного запроса требования обмеьа на протяжении всего выполнения данного режима (т.еновое требование обмена с входа 40 будет воспринято только после выполнения очередной команды программы, которая выполнится после окончания донного режима. Кроме того, сигнал продвижения содержимого счетчика 7 команд на выходе 51.7 блока 3 отсутствует, поэтому содержимое счетчика 8 через коммутатор 11 адреса (сигнал на выходе 63 регистра 10 управления отсутствует, а на выходе 68 элемента НЕ 33 сигнал присутствует) поступает через шину 34 адреса на вход блока 5 временного хранения и записывается в его регистр 133, для чего на выходе 51.15 блока 3 вырабатывается сигнал данной микро- операции. По микрооперациям на выходах 51. 13 и 51. 14 блока 3 управляющее слово со входов-выходов 41 устройства передается на шину 35 данных, а по микроонерации на выходе 51.6 блока 3 4 производится запись адреса ячейки ОЗУ 2 и ПЗУ 1 в счетчик 8 адресов ОЗУ с шины 35 данных по ее выходу 76. При этом кодом логического условия с выхода 88 блока 79 памяти микро- команд (фиг. 2) производится анализ признака, указывающего на вид памяти- блок 2 или блок 1, откуда будет считываться информация (данный признак находится в старшем разряде управ,ляющего слова, поступающего на шину 41; на вход мультиплексора 85 логических условий он поступает с шины 73 3835 данных через вход 72 блока 3),и осуществляется в зависимости отпризнака модификация адреса, указывающего адрес микрокоманды для выполнения второго цикла описываемогорежима,Во втором цикле выполнения данногорежима, например при чтении заданнойячейки блока 1, сигналы на выходе 63регистра 10 управления и на выходе51.7 блока 3 отсутствуют, поэтомусодержимое счетчика 8 через коммутатор 11 адреса и шину 34 адресапоступает на адресные входы блоков1 и 2, При этом производится выработка микрооперации обращения к блоку1 на выходе 51,10 блока 3 и микрооперации на выходе 51.3 блока 3, в результате чегопо С, в регистр 9 выдачи информации произойдет записьинформации искомой ячейки блока 1,а также производится выработка микрооперации конца обмена на выходе 45устройства, при которой по 4 установится в исходное состояние триггер 15 разрешения и на выходе 44устройства снимется сигнал, по кото. -рому внешнее устройство прекратитподачу информации на шину 4 1 входов-чыходов устройства. По сигналуконца обмена с выхода 45 устройства исключается требование обмена,поступающее на вход 40 устройства.Выполнение второго цикла во времячтения содержимого требуемой ячейки блока 2 отличается от описанного тем, что вместо микрооперацииобращения блока 1 на выходе 51.10блока 3 вырабатывается микрооперация обращения блока 2 на выходе51.11 блока 3, по которой произойдетвыборка содержимого искомой ячейкиблока 2,Затем происходит переход к выполнению третьего цикла выполненияданного режима, в котором вырабатывается микрооперация на выходе 51.4блока 3, По этой микрооперации содержимое регистра 9 выдачи информацииподается на шину. 41 входов-выходовустройства через второй шинный формирователь 29. Выдача информации изустройства абоненту сопровождаетсясоответствующей микрооперацией навыходе 43 устройства. Далее происходит переход к выполнению четвертогои пятого циклов данного режима,Четвертый и пятый циклы выполняются аналогично .соответственнотрстьему и четвертому циклам ранее описанного режима, т.е, в четвертом цикле нь 1 рабатываются микрооперации на выходах 51.13 и 51.14 блока 3, по которым содержимое регистра 133 блока 5 через мультиплексор 13, первый шинный формирователь 28, шину данных 35 поступает на информационный вход 76 счетчика 8,. в который оно (старое содержимое счетчика 8) 10 записывается по Г 4, для чего на выходе 51.6 блока 3 вырабатывается микрооперация.В пятом цикле производится выработка микроопераций на выходах 49, 51.7 15 и 51.10 блока 3, по которым возвращается в исходное состояние по триггер 14 запрета, выбирается очередная команда прерванной программы из блока 1 и осуществляется продвижение 20 содержимого счетчика 7 на единицу. Далее происходит выполнение прерванной программы.Работа устройства при самопроверках25Программы проверки устройства но всех режимах и при выполнении всех команд, реализуемых устройством, должны занимать значительные объемы памяти блока 1, сраннимье с объемами памяти для основной программы, а н некоторых случаях и превосходить.их.Кроме того, часто требуется автономная проверка оборудования устройс.тна без участия многих внешних устройств, задающих все режимы работы устройства. Достоверная проверка всего объема блока 1, как правило, возможна только при выполнении самих программ, что не всегда возможно.40Для реализации проверки всего оборудования, в том числе оборудования блока 1, режимов выхода ца быстрые прерывания программ (типа обмен данными с приостановом программы) ц обычные прерывания и устройстве н блок 3 введены коммутаторы 83 и 84, которые под управлением внешних сигналов с входов 37 обращают одни и те же сигналы к памяти на выходах регистра 81 микрооперации и интерпретируют как сигналы обращения к блоку 1 или 2, Это позволяет в блок 2 записывать контролирующие программы, любого объема, так как их можно исполнять по частям и проверять устройство при работе на всех командах, входящих в систему команд, аналогично первому режиму. При этом в блок 1может производиться обращение неза командами, а за данными и такимобразом обеспечиваться проверка всегоблокаРеализация выхода на описанные режимы прерывания и обмена может осуществляться без выработки соответствующих внешних сигналов требований прерывания и обмена, а по программе,н которой записаны команды, адекватные Данным режимам. Для этого штатный выход на микропрограммы обработки быстрых прерываний с приостановампрограммы или на микропрограммы выхода на подпрограммы обработки прерываний реализонацы не через вмешательство н адресацию блока 79 микропрограммной памяти, как в известных устройствах, а через адресацию блока 1, сиспользованием аппарата фиксированныхадресов, необходимого для реализациизапомицация старого ССП и выборки нового. ССП. Это позволяет организоватьпроверку, например, режимов выходана прерывание методом расширенияпроверяемого оборудования, т.е. проверяется сначала ядро - сама микропрограмма выхода ца прерывание, азатем включается в проверку и оборудование блока 4 прерывания,К омероме того, организация программной записи не только в регистр 102 маски, но и в регистр 10 1 прерывания позволяет при отключенных источниках, вызывающих требс нация прерывания (ц подключенных источниках, цо находящихся в пассивном режимевыключенцых), производить проверку правильности реакции устройства на требования прерывания. Правильность реакции на требования прерывания производится по следующему алгоритму. А. Проверка без выхода на прерывания для всех возможных комбинаций аигцалов н регистрах 101 и 102 например, содержимое регистра 101 - нулевое, содержимое регистра 102 - единицы но всех разрядах, или организация бегущей" единицы, исключая разряд для нулевого источника, н регистра 101 и "бегущего" нуля для соответствующих разрядов регистра 102).Б. Проверка правильности приори-, тетов при вьгходе на прерывания пооче редно, начиная со старшего приорите 41 1156073 42та (содержимое регистра 101 равно та (содержимое регистра 101 равно.1156073 Корректор ктор з 3147/ 46 Тираж 710 НИИПИ Государственногопо делам изобретений 035, Москва, Ж, Рау одпис комитета СССР от кая6073 115 сированных адресов, выход кода фиксированных адресов блока прерывания соединен со старшими разрядами второго информационного входа блока коммутаторов фиксированных адресов, выход микрооперации записи в счетчик команд блока выработки управляющих воздействий соединен с вторым входом четвертого элемента И, выходы микроопераций обращения к блоку постоянной памяти и блоку оперативной памяти блока выработки управляющих воздействий соединены соответственно с входом обращения постоянного запоминающего устройства и входом обращения оперативного запоминающего устройства, выход признака записи в оперативное запоминающее устройство выхода внутренних микроопераций блока выработки управляющих воздей-. ствий соединен с вторым входом шестого элемента И,. и входом записи информации в блоке оперативной памяти блока прерываний, выход маскирующих разрядов которого соединен с входом старших разрядов информационного входа блока буферной памяти, выход микро- операции доступа к шине блока выработки управляющих воздействий соединен с управляющим входом первого шинного формирователя, вход требований прерываний и обменов устройства соединен с входом требований прерываний блока прерываний и третьим входом второго элемента И, вьвсод микрооперации управления мультиплексором блока выработки управляющих воздействий соедйнен с управляющим входом мультиплек. сора, выход микрооперации записи информации в регистр блока буферной памяти блока выработки управляющих воздействий соединен с управляющим входом блока буферной памяти, выход блока коммутаторов адресов и выход блока .коммутаторов фиксированных адресов соединены через шину адреса с входом блока постоянной памятиФустройства, адресным входом блока оперативной памяти, входами младших разрядов информационного входа блока буферной памяти и группой адресных входов блокапрерывания, выход . блока постоянной памяти, вход-выход блока оперативной памяти, выход первого шинного формирователя, вход-вы" ход данных устройства соединены через шину данных с информационным входом счетчика команд, информационным входом счетчика адреса, входом кода прерываний и входом кода маски блока прерываний, входом кода операции и входом типа абонента блока выработки управляющих воздействий и информационным входом регистра выдачи информации.2.Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок выработки управляющих воздействий содержит блок памяти микрокоманд, регистр адреса, регистр микроопераций, коммутатор адреса, мультиплексор логических условий, первый и вто- рой коммутаторы микроапераций обращения, элемент И-НЕ, причем вход кода операции блока выработки управляющих воздействий соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока памяти микрокоманд, выход признака разрешения фиксированного адреса которого соединен с выходом микрсоперации разрешения фиксированного адреса блока выработки управляющих воздействий, выход призна ка конца обмена блока памяти микро-команд соединен с первым информацион . ным входомрегистра микроопераций, первый выход которого соединен с выходом микрооперации конца обмена блока выработки управляющих воздействий, выход признака включения триггера запрета блока памяти микро- команд соединен с вторым информационным входом регистра микроопераций, второй выход которого соединен с выходом микрооперации включения триггера запрета блока выработки управляющих воздействий, выход признака конца команды блока памяти микро- команд соединенс третьим информационным входом регистра микроопера" ций и выходом признака конца команды блока выработки управляющих воздействий, третий выход регистра микро- операций соединен с выходом микро- операции конца команды блока выработки управляющих воздействий и управляющим входом коммутатора адреса, выход признака блокировки продвижения счетчика команд блока памяти микрокоманд соединен с четвертыминформационным входом регистра микроопераций, четвертый выход которого соединен с выходом микрооперации блокировки продвижения счетчикакоманд блока выработки управляющих1156073 воздействий, выход микрооперацийблока памяти микрокоманд соединенс двумя группами пятого информационного входа регистра микроопераций, первая группа выходов которогосоединена с выходом внешних микроопераций блока выработки управляющих воздействий, вход логическихусловий которого соединен с первыминформационным входом мультиплексора логических условий, выход кодалогических условий блока .памяти микрокоманд соединен с управляющимвходом мультиплексора логических условий, вход кода типа абонента блока выработки уйравляющих воздействий соединен с вторым информационным входом мультиплексора логических условий, выход модифицированного разряда адреса которого соединенс входом модифицированного разрядаадреса второго информационного входакоммутатора адреса, выход модифицируемого разряда адреса блока памяти микрокоманд соединен с третьим информационныи входом мультиплексора логических условий, выход немодифицируемых разрядов адреса, блока памятимикрокоманд соединен с входом немодифнцнруемых разрядов адреса второгоинформационного входа коммутатораадреса, первый вход синхронизацииблока выработки управляющих воздействий соединен с входом синхронизации регистра адреса, первый ивторой управляющие разряды входалогических условий блока выработкиуправляющих воздействий соединеныс первым и вторым управляющими вхоИзобретение. относится к автома- тике и вычислительной технике и может найти применение при построении самопроверяемых вычислительных и управляющих устройств и систем по вышенной производительности. Цель изобретения - увеличение быстродействия устройства путем реализации быстрых прерываний хода 10 основной программы для двунаправленного обмена данными без обращения дами первого коммутатора микроопераций обращения, третий и четвертыйуправляющие разряды входа логических условий блока выработки управляющих воздействий соединены соответственно с первым и вторым управляющими входами второго коммутаторамикроопераций обращения, пятый управляющий разряд входа логических условий блока выработки управляющихвоздействий соединен с первым входомэлемента И-НЕ, второй вход синхронизации блока выработки управляющихвоздействий соединен с входом синхронизации регистра микроопераций ивторым входом элемента И-НЕ, выходмикрооперации первого обращениявторой группы выходов регистра микроопераций соединен с первым информационным входом первого коммутаторамикроопераций обращения и вторым информационным входом второго коммутатора микроопераций обращения, выход микрооперации второго обращениявторой группы выходов регистра микро;операций соединен с вторым информационным входом первого коммутаторамикроопераций обращения и первым информационным входом второго коммутатора микроопераций обращения,выход микрооперации конца работывторой группы выходов регистра микроопераций соединен с третьим входомэлемента И-НЕ, вторая группа выходов ре 1 истра микроопераций, выходы,первого и второго коммутаторов микро.операций обращения и выход. элементаИ-НЕ образуют выход микроопераций блока выработки управляющих воздействий. 2к подпрограммам обслуживания таких прерываний.На фиг, 1 представленч функциональ.- ная схема предлагаемого микропрограммного устройства управл .ния; на фиг, 2 - то же, блока выработки управляющих воздействий; на Фиг. 3 то же, блока прерываний; на фиг. 4 то же, блока временного хранения, на фиг, 5 - то же, блока синхронизации; на фиг. 6 - то же, блока комму3 1156 таторов адресов;. на фиг,. 7 - то же, блока коммутаторов фиксированных адресов; на фиг. 8 - то же элемента И-ИЛИ.Микропрограммное устройство управления (фиг, 1) содержит блок 1 постоянной памяти, блок 2 оперативной памяти, блок 3 выработки управляющих воздействий (БВУВ), блок 4 прерывания, блок 5 буферной памяти, блок 1 О 6 синхронизации, счетчик 7 команд, счетчик 8 адреса оперативной памяти, регистр 9 выдачи информации, регистр 10 управления, блок 11 коммутаторов адресов, блок 12 коммутаторов фик сированных адресов, мультиплексор 13, триггер 14 запрета, триггер 15 разрешения, четвертый 16, пятый 17, восьмой 18, седьмой 19, шестой 20,третий 21, первый 22 и второй 23 эле менты И, первый 24, второй 25, четвертый 26, третий 27 элементы И-НЕ, первый 28 и второй 29 шинные формирователи, элемент ИЛИ 30, элемент . ИЛИ-НЕ 31, первый 32 и второя 33- 25 элементы НЕ, шину 34 адреса, шину 35 данных.На фиг. 1 обозначены также: шина 36 ввода устройства, вход 37 логических условий устройства, вход 38 ЗО пуска устройства, вход 39 кодапризнака направления обмена устройства, вход 40 требований прерываний и обменов, шина 41 ввода-вывода устройства, шина 42 ввода-вывода данных, 35 выход 43 внешних микроопераций, выход 44 разрешения обмена, выход 45 конца обмена, выход 46 микрооперации разрешения фиксированного адреса блока 3 выработки управляющих воздействий, 40 выход 47 признака конца команды блока 3, выход 48 микрооперации включения триггера запрета блока .3, выход 49 микрооперации конец команды бло- ка 3, выход 50 микрооперации блоки ровки продвижения содержимого счетчика 7 команд блока 3, выход 51 внутренних микроопераций блока 3, содержащий выход 51.1 микрооперации конца работы, четырехразрядный выход 51.2 микроопераций записи информации в регистр прерываний и регистр маски, выход 51.3 микрооперацин записи информации в регистр 9, выдачи информации, выход 51.4 микрооперации разрешения выдачи информации на шину 41 ввода-вывода, выход 51.5 микрооперации счета счетчика 8, вы 073 фход 51.6 микрооперации записи в счетчик 8, выход 51.7 микрооперации продвижения содержимого счетчика 7 команд, выход 51.8 микрооперации блокировки продвижения содержимого счетчика 7 команд, выход 519 микро- операции записи в счетчик 7 команд, выход 51.10 микрооперации обращения к блоку 1, выход 51.11 микрооперации обращения к блоку 2, выход 51. 12 признака записи в оперативное запоминающее устройство, выход 51.13 микрооперацни доступа к шине 35 дан- ных, выход 51.14 двухразрядной микро- операции управления мультиплексором 13, выход 51.5 микраоперации записи информации в регистр блока временного хранения, выход 52 кода фиксированных адресов блока 4 прерываний, группа 53 адресных входов, выход 54 маскирующих разрядов блока 4 прерываний; выход 55 наличия прерывания блока 4 прерывания, выход 56 блока 5, первый 57, второй 58, третий 59 и четвертый 60 выходы блока 6 синхронизации, выход 61 счетчика 7 команд, выход 62 счетчика 8 адреса блока 2, выход 63 первого разряда регистра 10 управления, выход 64 второго разряда регистра 10 управления, выход 65 шестого элемента И 20, выход 66 второго шинного формирователя 29, выход 67 первого элементЫ НЕ 32, выход 68 второго элемента НЕ 33, выход 69 шины 34 адреса младших разрядов инФормационного входа блока 5, вход 70 старших разрядов информацион. ного входа блока 5, информационный вход 71 регистра 9 выдачи информации, вход 72 типа абонента блока 3, вход 73 кода операции блока 3, .вход 74 кода блока 4 прерываний, вход 75 кода маски блока 4 прерываний информационный вход 76 счетчика 8, информационный вход 77 счетчика 7 команд, вход 78 требований обменов. Вход 38 пуска устройства соединен с первым входом блока 6 синхронизации, Вход 37 логических условий устройства соединен с входом логических условнй блока 3, выход внешних микро- операций которого соединен с выходом 43 внешних микроопераций устройства. Выход первого элемента И 22 соединен с первым входом элемента ИЛИ 30, выход которого соединен с первым информационным входом регистра 10 управленияВыход второго элементаИ 23 соединен с вторым входом элемента ИЛИ 30 и вторым информационным входом регистра 10 управления. Инверсный выход триггера 14 запрета соединен с первым входом второгоэлемента И 23. Выход третьего элемента И 21 соединен с входом синхронизации регистра 9 выдачи инфор - мации, выход четвертого элемента10 И 16 соединен с входом синхронизации счетчика 7 команд. Выход пятого элемента И 17 соединен со счетным . входом счетчика 7 команд. Первый выход 57 блока 6 синхронизации соединен с первыми входами первого 2415 и второго 25 элементов И-НЕ, первым входом третьего элемента И-НЕ 27, первым входом третьего элемента И 21 и входом синхронизации блока 5. Выход блока 5 соединен с первым инфор- О мационным входом мультиплексора 13, выход которого соединен с информационным входом первого 28 шинного формирователя, Выход счетчика 7 команд соединен с первым информационным входом блока 11 коммутации адресов. Выход счетчика 8 соединен с вторЫм инФормационным входом блока 1 1 коммутаторов адресов. Выход 46 микрооперации разрешения фик- ЭО сированного адреса блока 3 соединен с третьим входом элемента ИЛИ, Выход микрооперации конца обмена блока 3 соединен с первым входом четвер - того элемента И-НЕ 26 и выходом 45конца обмена устройства. Второй выход 58, блока 6 синхронизации соединенс первым входом 58 синхронизацииблока 3. Выход 47 признака концакоманды блока 3 соединен с первымвходом первого элемента И 22 и вторым входом второго элемента И 23. Выход 48 микрооперации включениятриггера запрета блока 3 соединенс вторым входом первого элемента 1-НЕ 4524, выход которого соединен с инверсным входом установки в "единицу"триггера 14 запрета, Выход 49 микрооперации "Конец команды" блока 3соединен с вторым входом второго Фэлемента И-НЕ 25 и входом первогоэлемента НЕ 32. Выход первого элемента НЕ 32 соединен с входом выдачификсированного адреса блока 4 прерывания. Выход второго элемента И-НЕ у25 соединен с инверсным входом установки в "нуль" триггера 14 запрета,Выход 50 микрооперации блокировки продвижения счетчика команд блока 3 соединен с первым входом элемента ИЛИ-Н 1, 31, выход которого соединен с первым входом пятого элемента И 17, Выход 51.1 микрооперацииНКонец работы выхода 51 внутренних микроопераций блока 3 соединен с вторым входом блока 6 синхронизации. Третий выход 59 блока 6 синхронизации соединен с первым входом синхронизации блока 4 преры вания и первым входом шестого элемента И 20. Выход которого соединен с входом записи блока 2. Выход 51.2 микроопераций записи информации в регистр прерываний и регистр маски выхода 51 внутренних микроопераций блока 3 соединен с входом разрешения записи информагии блока 4 прерываний. Выход 51, 3 микро- операции записи информации в регистр выдачи информации выхода 51 внутренних микроопераций блока 3 соединен с вторым входом третьего элемента И 21, Выход 51.4 микрооперации разрешения выдачи информации на шину ввода-вывода устройства выхода 51 внутренних микроопераций блока 3 соединен с управляющим входом второго шинного формирователя 29. Выход регистра 9 выдачи информации соединен с инФормационным входом второго шинного формирователя 29, выход которого соединен с вторым информационным входом мультиплексора 13 и с шиной 41 ввода-вывода устройства. Нина ввода 36 устройства соединена с третьим информационным входом мультиплексора 13, выход которого соединен с информационным входом первого шинного формирователя 28. Выход 51,5 микрооперации счета счетчика 8 адреса оперативного запоминающего устройства выхода 51 внутренних микроопераций блока 3 соединен с первым входом седьмого элемента И 19, выход которого соединен со счетным входом счетчика 8 адреса оперативного запоминающего устройства. Выход 51,6 микрооперации записи в счетчик 8 выхода 51 внутренних микро- операций блока 3 соединен с первым входом восьмого элемента И 18, выход которого соединен с вхо,ом синхронизации счетчика 8. Четвертый выход 60 блока 6 синхронизации соединен с вторым входом 60 синхронизации блока 3, с первым входом четвертого элемента И 16, вторыми входами пятого 17, седьмого 19 и восьмого 18 элементовИ, с вторым входом синхронизации блока 4 прерываний, входом синхронизации регистра 10 управления и вторым входом четвертого элемента И-НЕ 26. Выход четвертого элемента И-НЕ 26 соединен с инверсным входом установки в "нуль" триггера 15 разрешения, прямой выход которого соединен с выходом 44 разрешения обмена устройства. Выход 63 первого разряда 1 О регистра управления соединен с входом признака подачи фиксированного ,адреса блока 4 прерывания, вторым входом элемента ИЛИ-НЕ 31, входом выдачи фиксированного адреса блока 12 15 коммутаторов фиксированных адресов и входом второго элемента НЕ 33. . Выход 68 второго элемента НЕ 33 соединен с входом выдачи адреса.блока 11 коммутаторов адресов. Выход 20164 второго разряда регистра 10 управления соединен с управляющим входом блока 12 коммутаторов Фиксированных адресов и вторым входом третьего элемента И-НЕ 27. Выход третьего 25 элемента И-НЕ 27 соединен с инверсным входом установки в "единицу" триггера 15 разрешения. Выход 65 наличия прерывания .блока 4 прерывания соединен с вторым входом первого элемента И 22. Выход 51.7 микрооперации продвижения счетчика команд выхода 51 внутренних микроопераций блока 3 соединен с третьим входом пятого элемента И 17 и управляющим входом блока 11 коммутаторов адре 35 сов. Вход 39 кода признака направ.ления обмена устройства соединен с первым информационным входом блока 12 коммутаторов фиксированных адре О сов. Выход 52 кода фиксированных адресов блока 4 прерывания соединен со старшими разрядами второго информационного блока 12 коммутаторов фиксированных адресов. Выход 51.9 микрооперации записи в счетчик команд выхода 51 внутренних микроопераций блока 3 соединен с вторым входом четвертого элемента И 16. Выходы 51.10 н 51.11 микроопераций обращения к блоку 1 и блоку 2. выхода 51 внутренних микроопераций блока 3 соединены соответственно с входом обращения блока 1 постоянной памяти и входом обращения блока 2 опера 5 тивного запоминающего устройства. Выход 5.12 признака записи в оперативное запоминающее устройство 1156073 8выхода 51 внутренних микроойерацийблока 3 соединен с вторым входом шестого элемента И 20, младшим разрядомвторого информационного входа блока12 коммутаторов фиксированных адресов и входом записи информации воперативном запоминающем устройствеблока 4 прерывания. Выход 54 маскирующих разрядов блока 4 прерываниясоединен с входом 70 старших разрядов информационного входа блока 5.Выход 51.13 микрооперации доступак шине данных выхода 51 внутреннихмикроопераций блока 3 соединен суправляющим входом первого шинногоформирователя 28. Вход 40 требованийпрерываний и обменов устройствасоединен с входом требований прерываний блока 4 прерываний и третьимвходом второго элемента И 23Выход, 51. 14 двухразрядной мнкрооперацииуправления мультиплексором выхода 51внутренних микроопераций блока 3 соединен с управляющим входом мультиплексора 13. Выход 51. 15 микрооперации записи информации в регистр блока временного хранения выхода 51внутренних микроопераций блока 3соединен с управляющим входом блока5 временного хранения. Выход блока1 коммутаторов адресов и выход блока 12 коммутаторов фиксированныхадресов соединены через шину 34адреса с входом блока 1, адреснымвходом блока, 2, входами младших разрядов информационного входа блока 5хранения и группой 53 адресных входов блока 4 прерывания.Выход постоянного запоминающегоустройства 1, вход-выход оперативного запоминающего устройства 2, выход первого шинного формирователя28, вход-выход 42 данных устройствасоединены через шину 35 данных синформационным входом счетчика 7команд, информационным входом счетчика 8 адреса оперативного запоминающего устройства, входом 74 кодапрерываний и входом 75 кода маскиблока 4 прерываний, входом 73 кодаоперации и входом 72 типа абонентаблока 3 и информационным входом 71регистра 9 выдачи информации.Блок 3 выработки управляющих воздействий (фиг. 2) содержгт блок79 памяти микрокоманд, регистр 80адреса, регистр 81 микроопераций,коммутатор 82 адреса, первый ком 9 1156 мутатор 83 микроопераций обращения второй коммутаор 84 микроопераций обращения, мультиплексор 85 логических условий, элемент И-НЕ 86,На фиг. 2 обозначены также: первая 87.1 и вторая 87.2 группы выходов микроопераций блока 79 памяти микрокоманд, выход 88 кода логических условий, выход 89 немодифицируемых разрядов и выход 90 .модифи цируемого разряда адреса блока 79 памяти микрокоманд, выход 91 модифицированного разряда адреса мультиплексора 85 логических условий, вторая группа выходов 92. 1-92 л ре гистра 81 микроопераций, выход 93 микрооперации обращения к блоку 1, выход 94 микрооперации обращения к блоку 2, выход 95 микрооперации "Конец работы", первый 96, второй 20 97, третий 98, четвертый 99 и пятый 100 управляющие разряды входа 37 логических условий.Вход 73 кода операции блока 3 соединен с первым информационным входом коммутатора 82 адреса. Выход коммутатора 82 адреса соединен с инФормационным входом регистра 80 адреса, Выход регистра 80 адреса соединен с входом блока 79,памяти микрокоманд, выход признака разрешения Фиксированного адреса которого соединен с выходом 46 микрооперации разрешения фиксированного адреса блока 3. Выход признака конца обмена блока 79 памяти микрокоманд соединен с первым информационным входом регистра 81 микрокоманд, Первый выход регистра 81 микроопераций соединен с выходом 45 микрооперации конца обмена блока 3. Выход признака вклю 40 чения триггера запрета блока 79 памяти микрокоманд соединен с вторым информационным входом регистра 81 микроопераций, второй выход которого соединен с выходом 48 микрооперации45 включения триггера запрета блока 3. Выход признака конца команды блока 79 памяти микрокоманд соединен с третьим информационным входом регистра 81 микроопераций и выходом 47 приз50 нака конца команды блока 3. Третий выход регистра 81 микроопераций сое. динен с выходом 49 микрооперацни конца команды блока 3 и управляющим вхо дом коммутатора 82 адреса. Выход приз55 нака блокировки продвижения счетчика команд блока 79 памяти микрокоманд 073 Осоединен с четвертым информационным входом регистра 8 1 микроопераций, четвертьп" выход которого соединен с выходом 50 микрооперации блокировки продвижения счетчика команд блока 3. Выход микроопераций блока 79 памяти микрокоманд соединен с двумя группами 87.1 и 87.2 пятого информационного входа регистра 81 микроопераций. Первая группа выходов регистра 81 микроопераций соединена с выходом 43 внешних микроопераций блока 3. Выход 37 логических условий блока 3 соединен с первым информационным входом мультиплексора 85 логических условий.Выход 88 кода логических условий блока 79 памяти микрокоманд соединен с управляющим входом мультиплексора 85 логических условий. Вход 72 кода типа абонента блока 3 соединен с вторым информационным входом мультиплексора 85 логических условий. Выход 91 модифицированного разряда адреса мультиплексора 85 соединен с входом модифицируемого разряда адреса второго информационного входа коммутатора 82 адреса. Выход 90 мо-.дифицируемого разряда адреса выхода, 89 блока 79 памяти микрокоманд соединен с третьим информационным входом мультиплексора 85 логических условий.Выход немодифицируемых разрядов адреса выхода 89 блока 79 памяти микро- команд соединен с входом немодифицируемых разрядов адреса второго информационного входа коммутатора 82адреса, Первый вход 58 сиихронизации блока 3 соединен с входом синхронизации регистра 80 адреса. Первый 96 и второй 97 управляющие разряды входа 37 логических условий блока 3 соединены соответственно с первым и вторым управляющими входами первого коммутатора 83 микроопераций обра; щения. Третий 98 и четвертый 99 управ ляющие разряды входа 37 логических условий блока 3 соединены соответственно с первым и вторым управляющими входами второго коммутатора 84 микроопераций обращения. Пятый 100 управляющий разряд входа 37 логических условий блока 3 соединен с первым входом элемента А-НЕ 86. Второй вход 60 синхронизации блока 3 соединен.с входом синхронизации регистра 81 микроопераций и вторым входом элемента И-НЕ 86, выход микрооперации первого обращения второй11 1,56 группы 92 выходов регистра 81 микро- операций соединен с первым информационным входом первого коммутатора 83 микроопераций обращения и вторым информационным входом второго комму" татора 84 микроопераций обращения. Выход микрооперации второго обращения второй группы 92 выходов регистра 81 микроопераций соединен с вторым информационным входом первого комму О татора 83 микроопераций обращения и первым информационным входом второго коммутатора 84 микрооперации обращения. Выход микрооперации конца работы второй группы 92 входов 15 регистра 81 микроопераций соединен с третьим входом элемента И-НЕ 86. Вторая группа 92 выходов регистра 81 микроопераций, выходы 83 и 84 первого и второго коммутаторов микро операций обращения и выход элемента И-НЕ 86 образуют выход 51 внутренних микроопераций блока 3. При этом выходы 92 ь регистра 81 микроопераций и выходы 93, 94 и 95 соответственно д первого и второго коммутаторов 83 и 84 микроопераций обращения и элемента И-НЕ 86 соответствуют выходам 511 блока 3 следующим образом. Выходу 51,1 блока 3 соответствует ны-З ход 95 элемента И-НЕ 86, выходу 51,2 блока 3 - выходы 91.1-92,4 регистра 81 микроопераций, выходам 51.3 и 51.4 блока 3 - выходы 92,5 и 92,6 регистра 81 микроопераций, выходам 51.5 и 51.6 блока 3 - выходы 92.7 н 92,8 регистра 81 микроопераций, выходам 51.7 и 51.9 блока 3 - выходы 92,9 и 92;10 регистра 81 микроопераций, выходу 51,10 блока 3 - выход40 93 первого коммутатора 83 микроопераций обращения, выходу 51.11 блока 3 - выход 94 второго коммутатора 84 микроопераций обращения, Рыходу 51.12 блока 3 - выход 92.11 регистра 81 микроопераций, выходу 51.13 блока 345 выход 92, 12 регистра 81 микрооперацнй, выходу 51.14 блока 3 - выходы 92, 13 и 92. 14 регистра 81 микроопераций, выходу 51. 15 блока 3 - выход 92. 15 регистра 81 микроопераций.0Блок 4 прерывания (фиг, 3) содержит регистр 101 прерывания, регистр 102 маски, регистр 103 фиксированного адреса, дешифратор 104, первый . элемент И-ИЛИ 105, второй элемент55 И-ИЛИ 106, первый элемент И 107, второй элемент И 108, пятый элемент 073 2И 109, четвертый элемент И 110, тре"тий элемент И 111, первый 112, второй113, шестой 114, пятый 115, четвертый 116, третий 117 элемент И-НЕ,элемент НЕ 118.На фиг. 3 обозначены также выход119 третьего элемента И 111, первый120, второй 121,третий 122 выходырегистра 102 маски, первый 123,второй 124, третий 125 и четвертый126 выходы регистра 103 фиксированного адреса, второй 127 и третий 128 входы первого элемента И-ИЛИ105, второй 129 и третий 130 входывторого элемента И-ИЛИ 106, выход 131пятого 1.09 и выход 132 четвертого110 элементов И,Вход 40 требований прерыванияблока 4 прерываний соединен с инверсными входами установки в "единицу" триггеров регистра 101 прерываний. Первый выход регистра 101 прерываний соединен с входом элементаНЕ 1 18. Выход элемента НЕ 118 соединен с первым входом первого элемента И 107, первыми входами пер-,вого 112, второго 113 и третьего 117элементов И-НЕ. Второй выход регистра 101 прерываний соединен с вторым входом первого элемента И-НЕ 112,выход которого соединен с вторымвходом первого элемента И 107, вторым входом второго элемента И-НЕ 113,вторым входом третьего элементаИ-НЕ 117 и первым входом четвертогоэлемента И-НЕ 116. Третий выходрегистра 101 прерываний соединен стретьим входом второго элемента И-НЕ113, выход которого соединен стретьим входом третьего элементаИ-НЕ 117, первым входом пятого эле.мента И-НЕ 115 и первым входом шестого элемента И-НЕ 114. Выход шестого элемента И-НЕ 114 соединен счетвертым входом третьего элемента, И-НЕ 117, вторым входом четвертогоэлемента И-НЕ 116 и вторым входомпятого элемента И-НЕ 115. Выход первого элемента И 107 соединен свторым входом шестого элемента И-НЕ114. Четвертый выход регистра 101прерываний соединен с третьим входомшестого элемента И-НЕ 114. Вход 63признака подачи фиксированного адресаблока 4 прерывания соединен с первымвходом второго элемента И 108, выходкоторого соединен с первым информационным входом регистра 103 фикси