Устройство для подключения устройств ввода-вывода к многосегментной магистрали

союз советскихсоцидлистичеснРЕСПУБЛИН 8012 7 ж 4 С 06 ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВ ПЬСТВУ(21) 3692971/ (22) 20,01.84 (46) 23.04.86 (71) Институт рали за счет сокращения времени арбитража, времени доступа УВВ,ключенных к внепроцессорномук ресурсам системы и уменьшендержек, вносимых при расширенгистрали. В устройство вводиткоммутации сигналов разрешения прерывания, что позволяет блок приоритета разместить не в начале сегмента, а в его середине. Сигналы эапросов прерывания от блоков захвата,размещаемых справа и слева от блокаприоритета, заводятся в него разделно через блок элементов ИЛИ. Сигнал подуровню ия заии мася бло 15 Бюл. электрнных управляющих машин.В.Филин ельство СССР3/04, 1976.ьство СССР3/06, 1978. ДЛЯ. ПОДКЛЮЧЕНИЯ УСТОДА К МНОГОСЕГМЕНТпрерыва тся бло эрешени рых явл относится к област ет быть уст хники и м тупают в блок комм зависимости от сдключени (УВВ) к многования тр ибо в лев росов прерв правую л захвата, В яю трали управ омплексов с ажем,Целью и пеение пропу осегментной оследо предела ата сиг зобретес.кноймагистлоков захв ередачи ра ельно. 1 з прострап Ф-лы СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО РОЙСТВ ВВОДА-ВЫВ НОЙ МАГИСТРАЛИ (57) Изобретение вычислительной т использовано для ройств ввода-выв сегментной магис вычислительных к нательным арбитр ния является повь способности мног я, источником коприоритета, потации, которыйтояния шины запнслирует их либою грущту блоковкаждой группыл разрешенияяется последова 12264791226479 Составитель В.Вертлибедактор Н.Яцола Техред Л,Олейник ректор С.П 1 екм 136/50 Тираж ВНИИПИ Государс по делам изоб 113035, Москва, з дписноеССР енного коми ретений и открытийЖ, Раушская наб д. оизводственно-полиграАическое предприятие, г,ужгород,ул.Проектная, 1226479Изобретение относится к вычисличтельной технике и может быть использовано для подключения устройствввода-вывода (УВВ) к многосегментной магистрали управляющих вычислительных комплексов с последовательным арбитражем,Цель изобретения - повышение пропускной способности многосегментноймагистрали за счет сокращения времени арбитража, времени доступа УВВ,подключенных к внепроцессорномууровню к ресурсам системы, и уменьшению задержек, вносимых при расширении магистрали.На фиг,1 приведена блок-схемаустройства; на фиг.2 и 3 - функциональные схемы блока коммутации сигналов разрешения прерывания и блокаприоритета; на фиг.4 и 5 - временная диаграмма и блок-схема алгоритмаработы блока приоритета; на фиг.6-8 -Функциональная схема, временная диаграмма и блок-схема алгоритма работы блока захвата магистрали; наФиг.9 - пример многосегментной магистрали, использующей предлагаемоеустройство,Устройство (фиг,1) содержит блок 1приоритета, первую информационно-управляющую шину 2 магистрали, блоки 3и 4 захвата магистрали первой и второй групп, вторую информационно-управляющую шину 5 магистрали, процес-,сор 6, устройства 7 ввода-вывода,первую и вторую шины 8 и 9 запросовпрерывания, первую и вторую шины 10и 11 разрешений прерывания, блок 12коммутации сигналов разрешения прерывания, блок 13 элементов ИЛИ, шины 14 и 15 запросов и разрешенийпрерывания.Блок 12 (фиг.2) содержит элементИЛИ 16, регистр 17, элемент 18 задержки и первую 19 и вторую 20 группы элементов И.Блок 1 (фиг,3) содержит регистр 21запросов прерывания, управляющийвход 22 регистра 21, дешифратор 23,вторую шину 24 дешифратора 23 элементы И 25, схему 26 сравнения, первую группу входов 27 схемы 26, элемент И 28, линию 29 сигнала "Подтверждение выборки", триггер 30, элемент И 31, вторую линию 32 сигнала"Прерывание", выходную шину 41 данных и линию 42 сброса.Блок 3 (4) (фиг,6) содержит триггеры 43 и 44, линию 45 сигнала "Запрос прерывания" элемент И 46, элемент ИЛИ-НЕ 47, элемент И 48, линию49 сигнала "Подтверждение выборки",элементы И-НЕ 50, элемент И 51, элементы 52 задержки, элементы И 53,линию 54 сигнала "Занято", элементИ 55, элемент И-НЕ 56, элементыИ-НЕ 57, наборное поле 58 векторапрерь 1 вания, шину 59 данных, линию 60сигнала Синхронизация исполнителя",линию 61 сигнала "Прерывание", элемент И-НЕ 62, элемент ИЛИ-НЕ 63 иэлемент И-НЕ 64.Устройство работает следующим образом.В отличие от известного в предлагаемом устройстве блок 1 располагается не в начале сегмента, а в егосередине (Фиг,1). Это достигается засчет введения блока 12, блока 13 иизменения характера подключения блока 1 к шинам запросов и разрешенийпрерывания магистрали,В устройстве для организации параллельной работы высокопроизводительного процессора 6 с устройствами. 7 используется многоуровневая система прерываний. В качестве устройства 7 могут быть использованы какмедленно цействующие устройства ввода-вывода, запрещающие прерываниеработы процессора 6 на обработку информации в своих регистрах, так ивысокоскоростные устройства внепроцессорного уровня, запрашивающиеблок 1 об использовании шины 2. Еслиу устройства 7 появилась необходи-мость прервать работу процессора, тооно инициирует работу соответствующего блока 3 или 4. Первая группаблоков 3 запрашивает прерывание,формируя высокий уровень на шину 9, авторая группа блоков 4 - на вторуюшину 8, Запросы прерывания от первойи второй групп блоков 3 и 4, подключенные к соответствующему уровню приоритета объединяются блоком 13 ипо шине 14 поступают в блок 1, который производит их арбитраж - выделение наиболее приоритетного уровня.Процесс арбитража начинается сприводом высокого уровня синхрони 1226479зирующего сигнала по шине 5 от процессора 6, В результате арбитража на одной из линий шины 15, соответствующей наиболее приоритетному поступившему запросу, в блоке 1 появляется высокий уровень, который поступает в блок 12, В каждом цикле арбитража высокий уровень в шине 15 может быть только на одной из линий, соответствующей наиболее приоритетному запросу.Назначение блока 12 состоит в 1 О трансляции сигнала разрешения прерывания с шины 15 либо в первую 10, либо во вторую 11 шину разрешений прерывания, Появление высокого уров. ня в шине 15 представляет собой результат реакции блока 1 на запрос на прерывание, поступивший или от группы блоков З,или от группы бло 20 ков 4, или от обеих групп одновременно. Информационный вход блока 12 подсоединен к шине 9. Такой способ подключения блока 12 означает, что при- . оритет блоков 4 выше приоритета бло 25 ков 3, подключенных к одному и тому же системному уровню. Поэтому при наличии высокого уровня на соответствующей линии второй шины запросов пре- . рывания (имеется запрос от второй группы блоков захвата) сигнал разрешения прерывания будет передан на шину 1 1.К каждому системному приоритетному уровню может быть подключено достаточно большое (в архитектурном смысле 35 неограниченное) число блоков захвата. Чтобы блок приоритета (имеется в виду известное устройство или блок коммутации в предлагаемом) мог выделить иэ группы запрашивающих блоков 40 захвата, подключенных к данному уровню приоритета, блок захвата, имеющий высший приоритет на данном уровне приоритета, в систему вводятся однонаправленные шины 10 и 11, число ко торых равно числу уровней приоритета. Эти мины последовательно проходят через все блоки захвата, подключенные к данному уровню приоритета, причем . чем ближе в электрической цепи к бло ку 12 находится блок 3 или 4, тем более высокий приоритет на данном уровне он имеет.Высокий уровень сигнала на шине 11 (при наличии запроса от блоков 4) по ступает на вход первого блока 4 из второй группы, в котором он подвергается анализу, Если устройство 7,связанное с данным блоком захвата,не является источником сигнала нашине 9, то высокий уровень передаетсяна продолжение шины 9 на вход следующего блока в данной группе, И так дотех пор, пока не достигнет блока захвата, который запрашивает прерывание.Запрашивающий блок 4 запрещает дальнейшую трансляцию сигнала по шине 11и отвечает блоку 1 формированием низкого уровня сигнала "Подтверждениевыборки" на шине 2, в ответ на который блок 1 сбрасывает сигнал нашине 15 (устанавливает низкий уровень),что вызывает сброс сигнала на шине 11блоком 12,В рассматриваемой системе принципсвязи между устройствами асинхронный.В каждый момент времени в системе могут обмениваться только два устройства. Одно устройство управляет передачей информации по магистрали системыи является задающим (задатчик), другое устройство, привлекаемое к этойпередаче, становится исполнительнымустройством (исполнитель). Каждый задатчик при работе с исполнителем формирует на соответствующей линии шины 12 сигнал "Занято", информируя всеустройства системы, что магистральсистемы занята. Когда задатчик заканчивает обмен информацией с исполнителем, он сбрасывает сигнал "Занято"и одно из устройств .системы, имеющеесамый высший приоритет в данный момент времени среди прочих устройств,которым необходима магистраль системы, становится задатчиком. Выбранноеустройство, которое в результатеарбитража сформировало сигнал "Под. -тверждение выборки", является будущим задатчиком, которое станет таковым после освобождения шины 12 текущим задатчиком.Блок захвата - задатчик - формирует на первой информационной шине свойсигнал "Занято", сбрасывает сигнал"Подтверждение выборки", выдает нашину данных информацию, однозначноопределяющую блок захвата - источникпрерывания, и стробирует ее синхронизирующим сигналом "Прерывание",Блок 1, получив сигнал "Прерывание",производит выдержку времени, достаточную для окончания переходных процессов в шине 2, принимает данные иотвечает задатчику синхрониэирующимсигналом "Синхронизация от исполни 122647910 теля". Блок захвата - задатчик 4, получив сигнал "Синхронизация исполнителя" по шине 2 снимает информацию с шины данных, сбрасывает сигнал Прерывание" и освобождает шину 2 для дру гих передач, снимая низкий уровень сигнала "Занято". Блок 1, получив сброс сигнала "Прерывание", сбрасывает сигнал Синхронизация исполнителя", и система возвращается в исходное состояние.В исходном состоянии блока 12 (фиг.2) отсутствуют сигналы на входах элемента ИЛИ 16 - удерживаются низкие уровни блоком 1 на шине 12 Соот ветственно нет сигналов на выходах первой и второй групп элементов И. Состояние входов 9 регистра 17 безразлично.Предположим, что один из блоков 4 20 требует ресурсы системы, формируя высокий уровень сигнала на шине 9. Блок 1 производит арбитраж, а если позволяют условия, формирует сигнал на соответствующей линии шины 15,ко торый .поступает на вход схемы ИЛИ 16 и на первые входы соответствующей пары элементов И 19 и 20, Пара элементов представляет собой элементарный Коммутатор, и их число равно числу З 0 уровней приоритета в системе.Назначение элементарных коммутаторов - произвести коммутацию сигнала с шины 15 в шины 10 или 11.В каждый момент времени блок 1 формирует сигнал разреше з 5 ния прерывания только в одной из линий шины 15, поэтому в блоках 19 и 20 будет подготовлен к работе только один из элементарных коммутаторов. Высокий уровень с выхода элемента 40 ИЛИ 16 поступает на вход элемента 18 и производитзапись информации в регистр 17.Через некоторое время, отрабатываемое элементом 18, на вторых вхоцах 45 элементов в блоках 19 и 20 появляется высокийуровень, разрешающий анализ состояния того триггера регистра 17, который связан с входами ранее подготовленного элементарного коммутатора. Если этот триггер установлен в состояние логической "1", то сигнал "Разрешенце прерывания" транслируется в шину 11.Допустим что источником сигнала 55 "Запрос прерывания", поступившим в блок 1, является один иэ блоков 3. В этом случае к моменту записи в регистр 17 на соответствующей линииего входной информационной шины 9 сохраняется уровень логического "0"(отсутствие запросов прерывания вшине 9). Поэтому соответствующий триггер регистра 17 установится в состояние логического "0" и в этом случае сигнал "Разрешение прерывания"будет передан на соответствующую линию 10. Число линий в соответствующихшинах блока 12, разрядность регистра 17, число элементов в блоках 19и 20 элементов равно числу уровнейприоритета в предлагаемом устройстве.В блоке 1 (фиг,3-5) триггеры 30,37 и 38 к регистру 21 в исходном состоянии сброшены,Сигналы шины 14 поступают на входы регистра 21. С приходом строба опросасигналов запросов прерывания по линии 22 от процессора 6 состояние шины 14 фиксируется в регистре 21, выходы которого подсоединены к дешифратору 23, представляющему собой схему выбора наиболее приоритетного запроса и выполненного на элементах И-НЕ.На одном из выходов дешифратора 23,,соответствующему наиболее приоритетному запросу на шине 14 в данный момент времени, формируется низкийуровень (логическая "1"). На первуюгруппу входов схемы 26 сравнения приходит информация из шины 5 состоянийразрядов регистра команд и состоянийпроцессора, в котором фИксируетсяприоритет программы, выполняемый втекущий момент времени, Схема 26 сравнения сравнивает приоритет процессорас наиболее приоритетным запросом шины 14, Если приоритет процессора ниже приоритета запрашивающего блока 3или 4, на выходе схемы 26 сравненияформируется высокий уровень, которыйпоступает на первый вход схемы И 28,При отсутствии сигнала "Подтверждениевыборки" в линии 29 на выходе элемента И 28.появляется высокий уровень,который поступает на входы элементов И 25 и триггера 30. В результатетриггер 30 переходит в состояние, логической "1", а на одном иэ выходовэлементов И 25, соответствующем наиболее приоритетному запросу, появляется высокий уровень, который поступает в шину 15.Блок захвата - источник соответствующего сигнала запроса прерывания вшине 8 или 9 в ответ на приход сигна 1226479ла по шине 10 или 11 формирует в линии 29 сигнал "Подтверждение выборки",что приводит к появлению на выходе.элемента И 31 высокого уровня. В результате, регистр 21 переходит в исходное состояние, а сигнал в шине 15сбрасывается,Когда блок захвата - источник запроса, становится эадатчиком в системе, он формирует на шине 2 сигнал"Прерывание" (линия 32) и информациюна шине 33. Сигнал по линии 32 поступает на первые входы элементов И 34и 35 и через время, отрабатываемоеэлементом 36 задержки высокий уровень поступает на управляющие входытриггера 37 и регистра 38, Триггер 37формирует факт прихода по линии 32сигнала "Прерывание", а регистр 38запоминает содержимое линий 33 данных в шине 2, Блок 3 или 4 - эадатчик по линиям 33, передает информацию, однозначно определяющую устройство - источник прерывания, Выдержкавремени элементом 36 задержки необходима для завершения переходных процессов в шине 2 и записи в регистр 38достоверной информации. Высокий уро- вень выхода триггера 37 вызываетсброс триггера 30 и формирование в 30,линии 39 шины 2 сигнала "Синхрониза 1ция от исполнителя", После сбросасигнала в линии 32 сигнал в линии 39также сбрасывается. На этом процедураарбитража и операция прерывания в магистрали заканчиваются,Информация о факте прерывания (линия 40) и об источнике прерывания(линия 41) поступает в процессор,который после ее обработки сбрасывает 40триггер 37 и регистр 38 сигналом влинии 42, и схема возвращается в исходное состояние,В исходном состоянии триггеры 43и 44 блока 3 (4) сброшены. Блок 3 (4) 45запускается в работу при появлениивысокого уровня сигнала в линии 45,источником которого является устройство 7, В устройстве 7 необходимостьв формировании сигнала в линии 45 воэникает при завершении операций, которые раньше были запущены процессором(или при появлении ошибки в результате их выполнения)Устройство 7 прерывает работу процессора для обработки упоследним информации в своих регистрах,Высокий уровень сигнала в линии 45приводит к формированию высокого уровня на выходе элемента И 46 - в шине Я или 9, Приход от блока 12 высокого уровня по шине 10 или 11 приводит к установке триггера 43, высокий уровень с выхода которого поступает на первый вход элемента ИЛИ-НЕ 47, что вызывает сброс сигнала на шине 8 (9), на вход элемента И-НЕ 48, что вызывает формирование в линии 49 сигнала "Подтверждение выборки", и на первый вход элемента И-НЕ 50, в результате чего на его выходе появляется низкий уровень, Этот низкий уровень поступает на первый вход элемента И 51 и подтверждает низкий уровень на его выходе, а через время, отрабатываемое элементом 52 задержки высокий уровень появляется на втором входе элемента И 51, Сигнал "Разрешение прерывания" в шине 10 или 11, источником которого является блок 12, последовательно проходит через все блоки 3 (4), подключенные к данному уровню приоритетов, Этот сигнал, поступая на вход первого блока 3 или 4 подвергается анализу и в случае требования обслуживания ему дается право пользоваться ресурсами системы (рассматриваемый случай), в противном случае сигнал 10 или 11 поступает на ее продолжение (выход элемента И 51) .Блок 1 в ответ на сигнал "Подтверждение выборки" в линии 49 сбрасывает сигнал на шине 10 или 11. Элемент И 53 отслеживает освобождение шины предыдущим задатчиком (сброс низкого уровня - на линии 54 сигнал "Занято" ), и сброс сигнала в шине 10 или 11 блоком 12, При совпадении этих условий на выходе элемента И 53 формируется высокий уровень, и триггер 44 переходит в состояние логической "1". В результате сигнал "Подтверждение выборки" в линии 49 сбрасывается, сигнал "Занято" в линии 54 устанавливается, и устройство становится эадатчиком, Высокий уровень на прямом выходе элемента И 55 поступает на входы элемента И 56 и элементов И-НЕ 57, к другим входам которых подсоединено наборное поле 58 вектора прерывания - идентификатор блока 3 (4), Наличие перемычки в данном разряде поля 58 соответствует логическому "0" и наоборот, отсутствие перемычки - логической "1". Вектор прерывания по линиям 59 поступает в блок 1. При сбросе сигнала "Синхронизация от ис 1226479510 5 20 25 ЗО 35 45 50 55 полнителя" в линии 60 от предыдущего исполнителя блок 3 или 4 сопровождает вектор прерывания сигналом прерывания в линии 61, Блок 1 отвечаетсигналом "Синхронизация от исполнителя" в линии 60, под действием которого на выходе элемента И 62 формируется высокий уровень, на выходе элемента ИЛИ 63 низкий уровень и триггер 43 переходит в исходное состояние, В результате сигналы в линиях 54,59 и 61 сбрасываются, что являетсяокончанием операции Прерывание всистемной магистрали, Блок 3 или 4находится в промежуточном состоянии(триггер 44 взведен), при котором сигналы на шины 8 или 8 и 2 не формируются, а сигналы по шине 10 или 11транслируются через блок 3 или 4 изменения его состояния (за счет элемента И 64), Перевод блока 3 или 4в исходное состояние может быть произведен только после сброса сигналав линии 45 устройством 7.Устройство с односегментной магистралью (фиг.1) позволяет организовать работу некоторого числа бпоков захвата. магистрали в пределахнагрузочной способности элементовисточников сигналов в шинах магистрали и в пределах возможной геометрической длины магистрали. Если числоблоков захвата прерывает воэможностинагрузочной способности элементовИ/ИЛИ, их компоновка требует большойгеометрической длины, тогда возможно использование устройства с многосегментной магистралью, В каждомдополнительном сегменте также имеетсяблок 1 приоритета, который размещаетсяв середине сегмента,В блоках 1 дополнительных сегментов помимо узлов, осуществляющих собственно арбитраж, содержатся узлы,осуществляющие ретрансляцию (передачу сигналов без инверсии с предварительным усилием) сигналов между информационно-управляющими шинами,На фиг.9 представлен пример устройства с многосегментной магистралью (не показаны устройства 7 вводавывода, связанные с соответствующимиблоками 3 и 4, и процессор 6.Крометого, в каждом сегменте вместо блоков элементов ИЛИ, блока 1 приоритета и блока 12 и их взаимосоединений. в соответствии с фиг.1 показанблок 65),В ЭВМ помимо устройств ввода-вывода, запрашивающих процессор для программной обработки информации в своих регистрах, могут использоваться устройства, способные выполнять передачу Информации без использования процессора, называемые устройствами прямого доступа в память. Для того чтобы системная магистраль могла быть предоставлена в их распоряжение, эти устройства запрашивают не прерывание Работы процессора, а его приостанов, Устройства с прямым доступом являют ся критическими по времени ожиданияпредоставления системной магистрали, так как в них может происходить потеря информации, подготовленной к передаче. К ним относятся быстрые синхронные устройства, такие как магнитные диски, барабаны и другие устрой- . ства. Необходимость удовлетворения требования быстрого обслуживания критических устройств заставляет разработчиков ЗВМ вводить в систему отдельный уровень приоритета, так называемый уровень прямого доступа.Механизм арбитража среди устройств, подключаемых к уровню прямого доступа, аналогичен арбитражу среди устройств, запрашивающих прерывание работы процессора, В многоуровневом устройстве уровень прямого доступа является наивысшим. Однако если в блок приоритета запрос прямого доступа пришел после начала цикла арбитража прерывания, арбитраж прямого доступа может быть начат только после завершения этого цикла.Формула и з о б р е т е н и я1,Устройстводля подключения устройств ввода-вывода к многосегментной магистрали, содержащее две группы блоков захвата магистрали и блок приоритета, синхронизирующий вход которого через первую информационноуправляющую шину магистрали соединен с информационно-управляющими входами-выходами блоков захвата магистрали первой и второй групп, входы запросов прерывания которых соединены с выходами запроса соответствующих устройств ввода-вывода, причем выход разрешения прерывания -, го блока захвата магистрали каждой группы (1, М) соединен с входом разре 122 б 479 12шения прерывания +1-го блока захвата магистрали той же группы, о т -л и ч а ю щ е е с я тем, что, сцелью повышения пропускной способности многосегментной магистрали, вустройство введены блок элементов ИЛИи блок коммутации сигналов разрешения прерывания, причем группа выходов.блока элементов ИЛИ соединена сгруппой входов запросов блока приорите Ота, информационно-управляющий входвыход которого соедйнен через вторуюинформационно-управляющую шину магистрали с входом-выходом процессора, а группа выходов разрешения - с 15группой управляющих входов блока ком.мутации сигналов разрешения прерывания, первый и второй выходы которогосоединены соответственно с входамиразрешения первых блоков захвата магистрали первой и второй групп, агруппа информационных входов - с вы-ходами запросов прерывания блоковзахвата магистрали второй группы и первой группой входов блока элементов ИЛИ, вторая группа входов которого соединена с выходами запросовпрерывания блоков захвата магистралипервой группы. 2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок коммутации сигналов разрешения прерывания содержит регистр, группа информа"ционных входов которого являетсягруппой информационных входов блока,две группы элементов И, первые входы которых соединены соответственнос группами инверсных и прямых выходов регистра, вторые входы - с группой управляющих входов блока и группой входов элементаИЛИ, выход которого подключен к синхронизирующемувходу регистра и через элемент задержки - к третьим входам элементов Ипервой и второй групп, выходы которых являются соответственно первыми вторым выходами блока,