Устройство для аппаратурной трансляции

(72) оГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ОПИСАНИЕ ИЗОБ ТОРСКОМУ СВИДЕТЕЛЬСТВ 3500457/18-24(71) Омское специальное конструкторское бюро 11 аучно-производственногообъединения "Нефтехимавтоматика"и Омский политехнический институт(56) 1, Авторское свидетельство СССРВ 631931, кл. С 06 Г 15/38, 1976,2. Авторское свидетельство СССРпо заявке 9 3292104/18-24,кл. С 06 Г 15/38, 198 1.(54)(57) УСТРОЙСТВО ДЗИ АППАРАТУРНОЙ ТРА 11 С 31 ЯЦИИ, содержащее шестьэлементов И, элемент ИЛИ, регистрысимвола, регистр выдачи, блок памяти, схему сравнения, два регистра адреса, дешифратор кода пробела, дватриггера, генератор прямоугольныхимпульсов, четыре элемента задержкии дешифратор, причем вход записиинформационные входы и информационные выходы блока памяти подключенысоответственно к первому входу синхроимпульсов устройства, к первойгруппе информационных входов устройства и к первой группе входов регистра выдачи, выходы и вторая группа входов которого соединены соответственно с выходами устройства и свыходами регистров символа,.информационные входы которых подключены квторой группе информационных входовустройства, входы и выходы дешифратора соединены соответственно с выходами первого регистра адреса и с управляющими входами регистров си вола, выходы которых подключены к первои группе информационных входов схемы сравнения, вторая группа информационных входов которой соединена с информационными выходами блока памяти, информационнше входы первого и второго регистров адреса подключены к информационным выходам блока памяти, адресные входы котор го соединены с выходами второго регистра адреса, вторая группа информационных входов устройства подключена к входам дешифратора кода пробела, выход которого соединен с первым входом первого триггера и с первым входом генератора прямоугольных импульсов, выход которого подключен РЮ к. входу считывания блока памяти и через первый элемент задержки - к входу второго элемента задержки и к первым входам первого и второго элементов. И, выход первого элемента И соединен с вторым входом генератора прямоуголь Е ных импульсов, с первыми управляющими входами приема первого регистра адреса и регистра выдачи, выход втоааю 4 рого элемента И подключен к управлявщему входу схемы сравнения, первый Д выход которой соединен с вторым управляющим входом приема первого регистра адреса, вход установки исходного состояния устройства подключен к установочным входам первого и второго триггеров и к первому входу элемента ИЛИ, второй вход син - хроимпульсов устройства соединен с ф вторым входом первого триггера и с первыми входами третьего и четвертого элементов И, первый и второй вы - ходы условий блока памяти подключены соответственно к первому входу второго триггера и к первому входу1056210 Фиг.2 Составитель А.)(ереновРедактор В.Иванова Техред И,ТенерЗимокосов аказ 9308/43Тираж 706 ВН 1 ШПИ Государственного комитета СССР по делам изобретений.и открытий 113035, Иосква, Ж, Раушская наб дписн 4/ Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Япццныц аЮ оя оюа Вьюга мыкаЩес презода Няер реястраИюню паунти гцю 5 оюаО 56 О пятого элемента И, первый вход синхроимпульсов устройства через третийэлемент задержки соединен с первымсчетным входом второго регистра адреса, инверсный .выход первого триггера подключен к второму входу четвертого элемента И, прямой выход -к второму входу третьго элемента Ии к выходу выбора приема-выдачи регистров символа, второй вход второго триггера и вход управления выдачей регистра выдачи соединены с выходом шестого элемента И, прямой выход второго триггера подключен к первому входу шестого элемента И и квторым входам первого и пятого элементов И, инверсный выход второготриггера соединен с вторым входомвторого элемента И, выход второгоэлемента задержки подключен к третьему входу пятого элемента И и черезчетвертый элемент задержки к второму входу шестого элемента И, выход третьего элемента И соединен сосчетным входом первого регистра адИзобретение относится к вычисли" тельной технике и предназначено для преобразования кодов с одного языка на другой.Известно устройство для преобразования кодов с одного языка на другой, содержащее регистр приема, входы которого через группу элементов И соединены с входами устройства, а выходы через блок кодирования адре са подключены к адресным входам блока памяти, выходы которого через ре-югистр выдачи соединены с выходами устройства, содержащее также два элемента И и дополнительный разряд в регистре выдачи, причем единичный и нулевой выходы дополнительного разряда регистра выдачи подключены соответственно к первым входам первого и второго элементов И, вторые 20 входы которых соединены с управляющим входом устройства, выход первого элемента И соединен со счетным входом регистра приема, выход второго элемента И подключен к управ- д ляющим входам группы элементов И,реса, выход четвертого элемента Иподключен к второмувходу элементаИЛИ, выход которого соединен с установочными входами первого и второго регистров адреса, выход пятогоэлемента И подключен к второму управляющему входу приема регистра выдачи, отличающееся тем,что, с целью расширения функциональных возможностей за счет выявлениянедопустимых входных конструкций, внего введены третий триггер и седьмой элемент И, причем входы и выходседьмого элемента И соединены соответственно с выходами второго регистра адреса и с информационным входомтретьего триггера, установочный входи прямой выход которого подключенысоответственно к выходу элемента ИЛИи к выходу индикации ошибки, второй вы"ход смены сравнения соединен с управляющим входом приема второго регистраадреса, первый выход схемы сравнениясоединен с вторым счетным входомвторого регистра адреса,3вход дополыительного разряда регистра выдачи соединен с управляющим выходом блока памяти 1 .Недостатками данного технического решения являются зависимость аппаратурной реализации блока кодирования адреса от используемых языков, а также невозможность выявления недопустимых входных конструкций, так как из логики работы устройства следует, что каждому входному двоичному коду всегда будет соответствовать двоичный код выходного языка. Наиболее близким по технической сущности к изобретению является устройство для аппаратурной трансляции, содержащее шесть элементов И, элемент ИЛИ, регистры символа, регистр выдачи, блок памяти, схему сравнения, два регистра адреса, дешифратор кода пробела, два триггера, генератор прямоугольных импульсов, четыре элемен"та задержки и дешифратор, причем вход за писи, информационные входы и информаци-онные выходы блока памяти подключенысоответственно к первому входу синхроимпульсов устройства, к первой, группе информационных входов устройства и к первой группе входов регистра выдачи, выходы и вторая группа входов которого соединены соответственно с выходами устройства и с выходами регистров символа, информационные входы которых подкЛючены к второй группе информационных входов 1 О устройства, входы и выходы дешифратора соединены соответственно с вы,ходами первого регистра адреса и с управляющими входами регистров символа, выходы которых подключены к 15 первой группе входов схемы сравнения, вторая группа входов которой соединена с информационными выходами блока памяти, информационные входы первогои второго регистров адреса подключены к информационным выходам блока памяти, адресные входы которого соединены с выходами второго регистра адреса, вторая группа информационных входов устройства под ключена , входам дешифратора кода пробела, выход которого соединен с первым входом первого триггера и с первым входом генератора прямоугольных импульсов, выход которого подключен к входу считывания блока памяти и через первый элемент задержки к входу второго элемента задержки и к первым входам первого и второго элементов Ц, выход первого элемента И соединен с вторым входом генератора прямоугольных импульсов, с первыми управляющими входами приема пер- вого регистра адреса и регистра выдачи выход второго элемента И под 40 ключен к управляющему входу схемы сравнения, первый выход которой соединен с первым счетным входом второго регистра адреса, второй выход соединен с управляющим входом приема втэ рого регистра адреса и с вторым уп 45 равляющим входом приема первого регистра адреса, вход установки исходного состояния устройства подключен к установочным входам первого и второго триггеров и к первому входу элемента ШП 1, второй вход синхроимпульсов устройства соединен с вторым входом первого триггера и с первыми входами третьего и четвертого элемента И, первый и второй выходы ус ловий блока памяти подключены соответственно к первому входу второго триггера и к первому входу пятого элемента И, первый вход синхроимпуль. сов устройства через третий элемент задержки соединен с вторым счетньи входом второго регистра адреса, первый выход первого триггера подключен й второму входу четвертого элемента И, второй выход - к второму входу третьего элемента И и к входу выбора приема-выдачи регистров символа, второй вход второго триггераи вход управления выдачей регистра выдачи соединены с выходом шестого элемента И, первый выход второго триггера подключен к первому входу шестого элемента И и к вторым входам первого и пятого элементов И, второй выход второго триггера соедийен с вторым входом второго элемента И, выход второго элемента задержки подключен к третьему входу пятого элемента И и через четвертый элемент за. держки к второму входу шестого элемента И, выход третьего элемента И соединен со счетным входом первого регистра адреса, выход четвертого элемента И подключен к второму входу элемента 1 ШИ, выход которого соединен с установочными входами первого и второго регистров адреса, выход пятого элемента И подключен к второму управляющему входу приема регистра выдачи 2 .Данное устройство устраняет первый недостаток устройства для преобразования кодов с одного языка на другой, однако оно также не обладает функцией выявления недопустимых входных конструкций. Недопустимые входные конструкции могут иметь место либо при передаче входной информации по линиям связи, либо из-за сбоев передающего оборудования, либо из-за ошибок программиста что наиболее вероятно) . Последний тип ошибок связан с попытками неверного использования символических команд входного языка (например, попытка выполнить недопустимую пересылку), с неточным знанием мнемоники либопросто с описками.Целью изобретения является расширение функцнональньгх возможностейустройства путем выявления хедопустимых входных конструкций,Поставленная цель достигается тем,что в устройство, содержащее шестьэлементов И, элемент 1 Ш 11, регистрысимвола, регистр выдачи, блок памятисхему сравнения, два регистра адреса, 1 ОЫ 21 Одешифратор кодл пробел, дв триггер, генератор прямоугольных импульсов, четыре элемент здержки и деши 4 ь ратор причем вход зписй информци онные входы и информационные выходы 5 блока памяти подключены соответственно к первому входу синхроимиульсов устройства, к первой группе информационных входов устройства и к первой группе входов регистра выдачи, выхо О ды и Вторая группа входов которого соединены соответственно с выходами устройства и с выходами регистров символа, информационные входы которых подключены к второй группе ин формационных входов устройства" ,входы и выходы дешифратора соединены соответственно с выходами первого регистра адреса и с управляющими входами регистров символа, выходы кото рых подключены к первой группе информационных входов схемы сравнения, вторая группа информационных входов которой соединена с информационными выходами блока памяти, информацион ные входы первого и второго регистров адреса подключены к информационным выходам блока памяти, адресные входы которого соединены с выходами второго регистра адреса, вторая груп- З 0 па информационных входов устройства подключена к входам дешифратора кода пробела, выход которого соединен с первым входом первого триггера и с первым входом генератора ирямоуголь 35 ных импульсов, выход которого подключен к входу считывания блока памяти и через первый элемент задержки - к входу второго элемента задержки и к первым входам первого и второго элементов И, выход первого элемента И соединен с вторым входом генератора прямоугольных импульсов с первыми управляющими входами приема первого регистра адреса и регистра выдачи",45 выход второго элемента И подключен к управляющему входу схемы сравнения, первый выход которой соединен с вторым управляющим входом приема первого регистра адреса, вход установки исходного состояния устройства иод 50 ключен к установочным входам первого и второго триггеров и к первому входу элемента ИЛИ, второй вход синхроимпульсов устройства соединен с вторым входом первого триггера и с первыми входами третьего и четвертого элементов И, первый и второй выходы условий блока памяти подключены соот. ветствеино к первому входу второго триггер и к первому входу пятого элемента И, первый вход синхроимпуль сов устройства через третий элемент задержки соединен с первым счетным /входом второго регистра адреса, первый выход первого триггера подключен к вто. рому входу четвертого элемента И,второй выход - к второму входу третьего элемента И и к входу выбора приема-выдачи ре гистров символа, вто рой вход второго триггера и вход управления выдачей регистра выдачи соединены с выходом шестого элемента И; первый выход второго триггера подключен к первому входу шестого элемента И и к вторым входам первого и пятого элементов 11, второй выход второго ,триггера соединен с вторым входом второго элемента И, выход второго элемента задержки подключен к третьему входу пятого элемента И и через четвертый элемент задержки к второму входу шестого элемента И, выход третьего элемента И соединен са счетным входом первого регистра адреса, выход четвертого элемента И подключен к второму входу элемента ИЛИ, выход которого соединен с установочными входами первого и второго регистров адреса, выход пятого элемента И подключен к второму управляющему входуприема регистра выдачи, введены третий триггер и седьмой элемент И, причем входы и выход седьмого элемента И соединены соответственно с выходами второго регистра адреса и с информационным входом третьего триггера, установочный вход и выход которого подключены соответственно квыходу элемента И 1 П 1 н к выходу индикации ошибки, второй выход схемысравнения соединен с управляющим входом приема второго регистра адреса,первый выход схемы сравнения соединен с вторым счетным входом второгорегистра адреса,На фиг, 1 а и 1 б изображена схема устройства; на фиг. 2 - формат заполнения ячеек блока памяти, соответствующих тактам поиска слова выходного языка; на фиг. 3 - формат заполнения ячеек блока памяти, хранящих информацию о формировании двоичного кода слова выходного языка; на фиг, 4 - фрагмент графа, построенного на основе символическогоязыка микропроцессора серии К 584 ИК 1.В состав схемы устройатна входят группа регистров 1 приема, выполненная в виде набора регистров 2 снм вола, связи 3 и 4 устройства, входы 5 схемы 6 сравнения, входы 7 регистра 8. иыдачи,дешифратор 9,регистр 10 ад- . реса, блок 11 памяти, связь 12, нходы 13 регистра 8, информационные входы 14 регистра.10, информационные входы 15 регистра 16 адреса, входы 17 схемы 6 сравнения, связи 18 и 19, входы 20 и 21 схемы 6 сравнения, управляющий вход 22 и счетный 15 вход 23 регистра 16, управляющий вход 24 регистра 10, связь 25, связи 26- 32 устройства, информационные входы , 33 устройства, связи 34 и 35, триггеры 36 и 37, дешифратор 38 кода про бела, элементы 39-42 задержки, генератор 43 прямоугольных импуль- сов, элементы И 44-49, инфор-.мационный вход 50, вход 51 синхроимпульсов, элемент ИЛИ 52, вход 25 53 установки исходного состояния, вход 54 синхроимпульсов, элемент И 55,триггер 56, выход 57 устройства.30Перед началом работы в блок 11 памяти заносится информация, позволяющая установить взаимно-однозначное соответствие между входами входного и выходногб языка, Для этого на основе анализа конструкций входного языка, представленных в символичес-, ком виде, строится граф древовидной структуры, в узлах которого находятся отдельные символы входного языка, 40 а связи между узлами (ветни графа) указывают на символы, являющиеся соседними в символическом коде конструкции, В конечных узлах графа(листья) помещается двоичный код выходного 1языка, соответствующий одной иэ конструкций входного языка.Но данному графу составляется карта заполнения блока 11 памяти в соответствии с Форматами представления информации в.отдельных его ячейках фиг,2 и 3), Признак нставки устанавливается равным единице, если н двоичный код выходного языка требуется вставить несколько разрядов двоичного кода входного языка. При трансляции символических языков ьикропроцессоров н этом нередко возникает необходимость, так как н символических кодах микрокоманд данных языков присутствует номер используемого регистра микропроцессора,В известном устройстве н случае совпадения двоичного кода символа входного языка из группы регистров 1 с двоичным кодом, поступающим на вход 17 схемы сравнения 6 (1-е поле формата на фиг, 2) устанавливается новый адрес перехода в блоке 1 памяти и новое значение номера регистра символа (на фиг.2 соответственно второе и третье поле) . При несовпадении номер регистра символа не изменяется, а адрес перехода в блоке памяти увеличивается на единицу.В предлагаемом устройстве вследствие введенных конструктивных изменений в случае совпадения также устанавливается новое значение регистра символа, указанное н третьем поле (фиг,2), однако ад"ес перехода , будет на единицу больше предыдущего,В случае же несовпадения номер регистра символа остается без изменения а адрес перехода в блоке памяти совпадает со значением второго поля йа фиг.2. Это позволяет после перебора всех допустимых значений содержимого регистра символа выполнить переход на какой-то фиксированный адрес, значение которого на выходе вто.рого регистра 16 адреса будет говорить о наличии запрещенной комбинации в группе 1 регистрон, В предлагаемом устройстве н качестве такого, адреса выбран 11, распознанаемый, элементом И 55. Рассмотрим фрагмент графа, построенного на основе символического языка микропроцессора серии К 584 ИК 1 (фиг.4). В соответствии с данным графом карта заполнения блока 11 памяти примет вид, приведенный н таблице,(1 В=РР) 16 ХХХХ 000 Коды символов в данной таблице представлены в коде КОИ. Карта памяти содержит столько ячеек, заполненных в соответствии с вторым форматом (фиг,3), сколько имеется листьев у дерева (т.е, количеству конструкций входного языка. Символом Х в таблице обозначены биты, значение которык является безразличным. Символом К обозначен номер регистра микропроцессора, участвующего в микрокоманде РК=ШВХ. Двоичный код номера этого регистра вставляется в код микрокоманды 111110 ХХХ 1, При трансля 35 ции микрокоманды выбор маршрута движения по дереву определяется путем анализа символов, расположенных после ветвящихся узлов ( сопоставьте граф на фиг4 и второй столбец,в40 таблице).Перед началом работы в блоке 11 памяти должна находиться информация, позволяющая установить вэаимно-однозначное соответствие между слова 45 ми и выбранных входного и выходного языков, Блок 11 памяти может быть реализован в виде постоянного или программируемого запоминающего устройства. В первом случае подготовка устройства к работе заключается в установк" платы из некоторого набора плат, каждая из которых ориентирована на определенную пару входного и выходного языков. Но втором случае выполняется ."аполнение блока 11 па мяти с входов 33.В первом такте работы по связи 4 устанавливается уровень напряжения,соответствующий режиму приема кода,а по связи 3 поступает код первогосимвола конструкции входного языка.Во втором такте сигналом связи 25обнуляется регистр 10 адреса, в результате чего на верхнем выходе дешифратора 9 формируется импульс, покоторому производится запись кодасимвола в верхний регистр 2 символа.Затем устройство снова переходитк первому такту работы. При этоминформация, поступающая по связи 4,не изменяется, а по связи 3 поступает код следующего символа конструкции входного языка,В следующем (втором) такте иасчетный вход 2 Ь регистра 10 адресапоступает сигнал, результатом которого является увеличение содержимого регистра адреса на единицу и появ.ление сигнала управления приемом навтором сверху выходе дешифратора 9.По данному сигналу принимается кодвторого символа конструкции во второй сверху регистр 2 символа.В дальнейшем первый и второй такты чередуются до тех пор, пока небудет записана вся конструкция в регистры 2, Последним символом конструкции должен быть пробел, и режимприема должен измениться на режим выдачи (инверсия сигнала по связи 4).В третьем такте .сигналом по связи 25 содержимое адресных регистров10 и 16 обнуляется.В четвертом такте по связи 12 поступает сигнал, по которому из ячей 0516210 14ки блока 11 памяти, адрес которой задан садержиггым регистра 6 адреса,выдается кад, определяющий работуостальных узлов устройства. В этомже такте из регистра 2 символа, адрес которого задан содержимым регистра 10 адреса, на Вход 5 схемы6 сравнения поступает код символа конструкции входного языка,В пятам такте если крайний правый разряд фиг.2 выходного кодаблока 11 памяти равен нулю, чта индуцирует соответствующий сигнал, постуггающий па связи 18, выпалняготсяследующие действия, а связч 28 НЯВход управления схемой сравнения паС 11 ГНЯЛ, ПОСЛЕ КОТОРОГО НЯодном из выходов 20 ыли 21 схемысравнения появляется сигнал. Есликоды символов из блока 11 памяти ирегистров 2, поступающие соответственна на входы 17 и 5 вхемы сравнения,не сОВпЯДЯют, та с ее ВыхОДЯ 21 нЯвход 23 регистра 16 адреса поступаетсигнал, па которому в него с входов.15 принимается кад адреса перехаца Вблоке памяти, Если же коды символовсоьпядяют, та сигнал появляется нявыходе 20 схеги сравнения, По данному сигналу р поступ я 10 щеу ня счетныйвход 22 регистра 16 адресами, Вход24 регистра 10 адреса, содержимоерегистра 16 адреса увеличиваетсяня единицу, а в регистр 10 адресас вхадаэ 14 принимается номер ачереднога регистра символа. В том жетакте выход 57 триггера 56 устанавливается В единичное состояние (признак наличия в группе 1 регистров недопустимой Входной кодовой комбинации если на Вход элемента Н 55 сВыходов регистра 16 адреса наступаеткад овю 1 н Ня этом .1 я 1 ый такт заканчивается и устройство переходит кчетвертому такту работы,Если крайний правый разряд выходного кода блока 1 памяти равен единице что индицируется на связи 18логических условий), то в пятом такте в соответствии с сигналом, поступающим на вход управления приемом,в регистр 8 выцачи с входов 13 при-,нимается код слава выходного языкаОдновременна па связи 27 в регистр10 адреса поступает тактирующий сигнал, и номер регистра символа при,нимается с ВхаДОВ 14 в регистр 10адреса,В следующем (шестом) такте, еслииа связи 19 логических условий единица признак вставки на фиг.3,по связи 30 поступает сигнал, па которому в регистр 8 выдачи принимаетсявставляемый код, поступивший на выход регистров 2, В противном случаеустройство сразу переходит к седьмому такту работы.Б седьмом такте по связи 31 поступает сигнал и содержимое регистра8 1,двоичный код слова выходного языка) поступает на выход 32 устройства.На этом цикл работы устройства заканчиваетсяуправляющие и синхронизирующиесигналы Формируются следующим образом,При включении устройства на вход,53 поступает сигнал начальной установки, устанавливающий триггеры 36и 37 в нулевое состояние и поступаюший через элемент ИЛИ 52 для установки в1ноль регистра 16 адреса. Затем произвоцится запись информации в блок 1памяти, Источником инФормации навходы 33 и 54 может служить, например, стандартный интерФейс вычислительной машины типа 2 К. На входы 33блока 11 памяти сначала поступает пер.Вае слово для записи в нулевую ячей.ку памяти, адрес которой установленВ регистре 16 адреса. Сопровождающийданное слово сигнал па входу 54 поступает ня вход элемента 39 задержки иВ блок. 1 памяти, в результате чего происходит прием слова В соответствующую ячейку памяти, После этогоня счетном входе регистра 16 появляется сигнал с выхода элемента 39задержки и значение адреса увеличиВается на единицу, В следующем такте поступает следующее слово повходам 33 и сспроваждающий синхраимульс по входу 54, Аналогичным образом выполняется запись этого словаВ блок 11 памяти и увеличение значения адреса на единицу и т,д. до техпор пока не будет заполнен блок 11памяти. После этого устройство считается подготовленным к работе.Процесс работы устройства состоит в,чередовании двух режимов: запись конструкции входного языка врегистр 1 приема и трансляция, Впервом режиме по входам 50 последовательна друг за другом поступаютсимволы конструкции входного, языка,а по входу 5 - сопровождающие ихсинхроимпульсы. 1 еточником данных сигналон может служить, например, пишущая машинка типа Консул или наборная клавиатура. По первому синхроимпульсу на входе 51 происходит, 5 запись символа в первый (верхний по Фиг.ц ) регистр 2 символа следующим образом. Так как на инверсном выходе триггера 36 единица, то первый синхроимпульс через элемент И 45 1 О и элемент ИЖ 1 52 проходит по связи 25 установки нуля регистра 10 адреса и триггера 56. К моменту проявления импульса на выходе дешифратора 9 триггер 36 переключается в единичное со стояние и по связи 4 устанавливается режим приема кода.Таким образом, выполняется запись кода первого символа в верхний регистр 2 символа. Второй синхроим пульс с входа 51 проходит уже через элемент И 44, так как триггер 36 находится в состоянии "1" на другом выходе. В результате поступления сигнала по связи 26 на счетный вход ре гистра 1 О адреса производится запись кода очередного символа в следующий регистр 2 символа, Все последующие символы обрабатываются аналогичным образом до тех пор, пока не поступит код пробела, По коду пробела на выходе дешифратора 38 появляется сигнал, устанавливающий триггер 36 в инверсное состояние (что меняет уровень напряжения нй связи 4 выбора режима) и производящий запуск генератора 43 прямоу альных импульсов. На этом режим приема конструкции входного языка заканчивается и устройство переходит к режиму трансляции. 40В режиме трансляции вырабатываются последовательно пары импульсов на связь 12 для считывания слова из блока 11 памяти и связь 28 управления схемой 6 сравнения. Элементы И 46-48 заперты низким уровнем напряжения на . прямом выходе триггера 38, инверсный выход которого открывает элемент И 49. 1 ри поступлении единицы н связи 18 ( крайний правый разряд на фиг е 3) триггер 37 переключается в единичное состояние, в результате чего элемент И 49 запирается, а элементы И 46 - 48 отпираются. Импульс с элемента 40задержки через элемент И 48 проходит на связь 29 для управления приемом информации с выхода блока 11 памяти в регистр 8 выдачи, а также на связь 27 для управления приемом в регистр 10 адреса. Кроме того, данный сигнал останавливает генератор 43 прямоугольных импульсов. Импульс с выхода элемента 41 задержки проходит по связи 30 управления приемом в регистр 8 выдачи по входу 7 в том случае, если на связи 19 логических условий есть признак вставки кода (единица), Импульс с выхода элемента 42 задержки через элемент И 46 поступает на связь 31 управления выдачей из регистра 8 на выход 32, а также на вход триггера 37 и переводит его в инверсное состояние, После этого устройство готово к приему следующей конструкции входного языка.Если на выходе 57 индикации ошибки в конце режима трансляции высокий уровень напряжения, то это говорит пользователю о том, что введенная конструкция является недопустимой и результат трансляции ошибочный. Выход 57 индикации может быть подключен к тому же интерфейсу, что и выход 32 1 аналогично тому, как добавляется бит контроля на четкость прн передаче информации ).Предлагаемое устройство обладает Функцией выявления недопустимых входных конструкций. Тем самым оно избавляет программиста от необходимости тратить время на контроль результатов трансляции и поиск возможных ошибок, В итоге экономится рабочее время программистов, ускоряется процесс разработки и отладки; программ,