Устройство для дистанционного программного управления сигнализацией и электроприводными механизмами

ПИ ЗОБРЕТЕНИ ВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ ДИ СТАН ЦИ ОН Н ОГОПРОГРАММНОГО УПРАВЛЕНИЯ СИГНАЛИЗАЦИЕЙ И ЭЛЕКТРОПРИВОДНЫМИ МЕХАНИЗМАМИ Изобретение относится к системам автоматики и может быть использовано в автоматизированных системах управления машинами, механизмами, поточными линиями и т.д,ль изобретения - уменьшение коли- командных шин, повышение надежработы блока синхронизации и ение конструкции вычислительного с сохранением его функциональных жностей, а следовательно, повышедежности работы и упрощение конст- всего устройства,фиг, 1 представлена функциональема устройства; на фиг. 2 - схема го блока; на фиг, 3 - схема выходного на фиг, 4 - схема программного блофиг, 5 - схема блока оперативной. блока;; на ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Це чества ности упрощ блока возмо ние на рук ции На ная сх(57) Изобретение относится к системам управления и может применяться при автоматизированном управлении машинами, механизмами, поточно-транспортными системами, конвейерными линиями и т.д. Изобретение позволяет сократить число командных шин в устройстве, повысить надежность его работы и упростить конструкцию вычислительного блока, при сохранении его функциональных возможностей. Для этого в блок коммутации введены трехвходовой дешифратор элементы ИИЛИ, ИЛИ - И, инвертор. ячейки памяти и соответствующие связи, в блок синхронизации - элемент И - НЕ и сокращено количество логических элементов в вычислительном блоке. 7 ил памяти, на фиг б и 7 - временные диаграммы работы блока синхронизацииУстройство (фиг. 1) содержит блок 1 согласования, блок 2 коммутации, содержащий первую ячейку 3 памяти, первый элемент И 4, третью ячейку 5 памяти, второй элемент И б, инвертор 7, трехвходовои дешифратор 8, первый элемент И-ИЛИ 9, четвертую ячейку 10 памяти, второй элемент ИЛИ-И 11, второй элемент И-ИЛИ 12, вторую ячейку 13 памяти. первый элемент ИЛИ-И 14, с третьего по пятый элементы И 15-17, первый элемент ИЛИ 18, с шестого по девятый элементы И 19-22. второй элемент ИЛИ 23, вычислительный блок 24, содержащий первый 251 и второй 252 элементы ИСКЛЮЧАЮЩИЕ ИЛИ, элемент И 26, первый элемент ИЛИ 27, элемент 28 считывания, второй элемент ИЛИ 29, бЛок 301635162 аы.гад элементаРюгад э,. емецаТакт салт с 25 оихад э,гемента Ьыяод мементо яхт сТахт сТОят с+Риг. Сг с1 тел ь А,ИТехред М,Морген нико Редактор А,Долини Корректо каз 755 Тираж 481 ОНИИПИ Государственного комите 113035, Москва1 роизводсво-здательс й комбинат "Патент",Ужгород, ул Гагарина Втаб генератора импуоьсоо 4 Прямойбытд счетного гприггера М ий 8 ерсныц бишд счетного триггера быод зле,чента Лдылд илбертора 3 Ььиад счетного триггера дьсгод генератораимстульсоб 46Прюмойбьцадсчетного триггераИнйрсчый бьс гадсчетнога прлгдиЬыхОдэлемРИ(пй 3дылдинбертора Юаьиад счетногатриггера 11 одписноепо изобретениям и открытиям при ГКНТ СС50 55 выбора механизгла, блок 31 оперативной пагляг про раммный блок 32, блок 33 синхроьизаци, содержаций первый счетный тргер 34, первый элемент И 35, второй эеглеьг И.НЕ 36, второй элемент И 37, второй счетный триггер 38, первый элемент И -НГ 39, енерагор 40 импульсов.Бгок 1 согпасования известной структу. ц (фиг, 2) сосгоит из стандартных элементов 41 согласования, ца входы которых поступают си ьаы от первичных датчиков, а с выхода сцимаося унифицированные сигналы, соогвесьвующие логическим сигапал "0" и "1", элементов 42 считываня, в качеспе коорцх глоо исцользоватьдвухнходовы эегленть И, элемента ИЛИ 43, обьединяюц;це цо вььходу все элемены И, и дешфрагорз 41, управляющего элементали И по кольпьдам из гьрограмглного блокаБлок 30 вьбора мехаьизгла (фиг. 3) сосоит из эпеглеь гон И 45, стацдартьых ячеек 16 памяти (рлггеров) и соответствующих усичитепей 17, передаощх логические сигналы из явек памяти нэ электроприводные ьеханизмц ипи сгьетову,о индикацию по ко эда л3 црогралгьоо блока. поступаюцих э деьлфра р 43П 1;о раглмньй блок 32 (фиг. 4) состоит из стаьдартньх элементов: счетчиков 49 импульсов, дешифратора 50, распредепяощего импульсы во времени цо направлению, диодной матрицы с горизонтальными и коьлаьдными шинагли, диодов и инверторов ,ье показаны), ипи как в примере стандартьцх ППЗУ и ПЗУ 51, выполненных, наприлер, на микросхеглах серии 155 РЕЗ К 573 РФ 1 и т д, в которых записана грогрпглгла;ьзбогц всего устройства Ьпок 31 огеративьой палячи извесгной структуры состоит из ячеек памяти элементов записи ь считывания, в качестве когорого могут бцгь испо.ььзованы стандартьые ОЗУ (оцератин,е запоминающие устройсгва) ил как в приглере, приведенном ьа фиг 5, блок оперативнои памяти содержит элементы 52 обре.ценя к ячейкам памяти в качестве которых мокнут быть испопьзоваи элементы И, ячейки 53 памяти. элементы 54 счтцвания, в качестве которых логу бытьспопьзованы элементы И, элемент ИЛИ 55 и гьерый 56 и вторсй:1 ешгфратор 56 з через соответствующий элемент 52 заносит в соответствующую ячейку 53 памяти иформацию, поступающую из вычислительного блока 24, а второй дешифратор 562 по командамз прог ралмього блока 32 счи тывает иьформацю через элемент 54 счи тцваьия из сооветствующей ячеик 53 5 1 О 15 20 25 30 3540 45 которая через элемент ИЛИ 55 поступает вблок 2 коммутации.Входы всех элементов обозначеныстрелками, направленными к этим элементам.На фиг,1 обозначены С 1.,С) - командные шины, по которым поступаютсоответствующие команды из программного блока.,Команды С 1, С 2, СЗ и С 4 поступают навыходы блока коммутации, команды С 5, Сб,С 7 поступают на входы вычислительногоблока, команды С 8 и С 9 являются командами записи соответственно для выходногоблока и блока оперативной памяти, Команды С 10, , С) являются адресными командами для входного блока, выходного блока иблока оперативной памяти,Количество этих команд зависит от количества соответствующих ячеек (входных,выходных и памяти) в блоках и определяется по формулеС = 1092 а, (1)где С - количество адресных команд,а - количество ячеек в соответствующемблоке.На одном такте вычислительныйблок может вычислить одну . иэлогических функций; А 1 А 2; А 1 А 2; А 1 А 2;А 1 ь 12; А + А 2; А 1 + А 2; А 1 + А 2 А 1+ 2в зависимости от значений команд С 5, СбС 7, что очевидно вытекает из приведенной 1на фиг. 1 схемы вычислительного блока, т.е.не смотря ца упрощение конструкции, функциональные возможности вычислительного блока сохранились те же, что в аналоге ив прототипе; А 1 и А 2 - логические переменные, цостуцающие на вход вычислительногоблока из блока коммутации, а А есть инверсия А;а 1, а 2,а, - сигналы от дискретныхдатчиков, в качестве которых могут быть использовэны кнопочные посты, путевые конечные выключатели, блок-контактыпускателей и т д,Генератор 40 импульсов формирует непрерывную последовательность импульсов,которые поступают на вход блока 33 синхронизации. С прямого выхода счетного триггера 34 импульсы поступают на вход элемента И 35, который по их совпадению с импульсами генератора 40 иглпульсов, выдает тактовые импульсы, поступающие на вход программного блока 32, который на основе этих тактовых импульсов формирует команды управления.С выхода счетного триггера 38 импульсы поступагпт ь,а вход элемента И 37, который по их совпадению с импульсами, 16351625О15 5( 55 постугсющими с выхода элемента И-НЕ 39 выддет синхроимпульсы, поступающие в блок 31 огердтивной памяти, в блок 32 коммутации и выходной блок 30,Из временной диаграммы, приведенной на фиг, б, видно, что синхроимпульсы с выхода элемента И 37 блока 33 поступдот в третьей четверти тактовых импульсов и это гарантирует окончание переходных процессов при формировании сигналов как в начале, так и конце тактового импульса Причем в результате возможноо сбоя синхроимпульса относительно тактового импульса элемент И-НЕ 36 формирует импульс сброса, который обнулит счетный тригер 38 и положение синхроимпульса восстановится (сл. диаграмму нд фиг. 7). Принцип действия устроиствд рассмотрен на примере работы электроприводного механизма и сигнализации в зависимости от результата вычисления функции д а(а+ Э 2),Будем считать, что переменные а и а 2 обозначао сигналы, поступающие на вход устройства о 1 первичных датчиков, а пере меная дз - обозначает переменную, которая была вычислена ранее и здцц-.энд в элелент паляти блока оцердтивнои цамяти, причем будем считать, что переменная аз записана в цервуо ячейку оперативной пдмяти.Для гояснения процесса вычисления, цредлгженной в црилере функции д аз(ад 2), необходимо иметь возмсжнцсть спрашивать два первичных датчика, подключенных к входному блоку, опрашивать две ячейки памяти в блоке операиой цдляти и записьдт, резуль 1;:т вычисления в выходной блокДля этого доста 1 оч иметь одну адресную колднду С 10. Ьуде 1 считать, что цо коланде С 10 = 0 происходит обращение к нулевым ячейкал входного блока 1, блока 31 оперативной памяти и блока выбора мехдизмд 30. по команде С 10 =. 1 происходит обращение к первьм ячейкам этих блоковДя обращения к последующим ячейкам в случае необходимости добавились бы адресье команды С 11, , С, причем для обращения ко вторым ячейкам необходимы команды С 10 = О, С 11 == 1,С 12 С 1 = О, для обращения к третьим ячейкам - С 10 =- С 11 = 1, С 12, С =0 и т,д.Для записи информации в блок 31 оперативнои памяти и в выходной блок 30 добавляются команды соответственно С = 9 = 1 и С 8=1Комады С 5, Сб, С 7, поступающие в вычислительцьй блок 24, выполняют следую 20 25 ЗО Э 5 4 С 4 с щие функции: по команде С 5:. 1 происходит иверсия переменной. поступившей на пер. вый вход вычислительного блока 24, но команде Сб = 1 инвертируется переменная, поступившая на второй вход вычис,ительноо блока, по команде С 7 = 0 на выход вычислительного блока поступает произведение входных переменных, а по команде С 7 = 1 на выход вычислительного блока поступает сумма входных переменных.Условимся, что в блоке 2 коммутации на дешифраоре 8 активизируется первый выход при сочетании на входах сигналов С 2 = =СЗ = С 4 = О, второй выход при сочетании сигналов на входах С 2 = 1, СЗ.= С 4 О, третий выход при сочетании на входах сигналов С 2 =- С 4 = О, СЭ = 1 и т,д. По команде С 1 = 0 происходит запись в ячейку 5 тамяти. На первом такте работы устройства, на выходе программного блока 32, на командной шине С 2 появится единичная команда, обеспечивающая подачу входного сигнала д 1 из нулевой ячейки входного блока 1, через элементы И-ИЛИ 9 блока коммутации 2 нд информдционный вход ячейки 10 памяти. При э 1 ом сигнал лог. "1" со второго выхода дешифратора 8 поступит на первый вход элемента ИЛИ- И 11 и по совпадению его с синкроиглпульсол поступившим иэ блока 33 синхронизации на выходе элемента ИЛИ-И 11 появится короткий импул,с, по которому значение переленной запишется в триггер 10.На втором такте на выходе программного блока 32 нд командной шине С 4 появися единичная команда, обеспечивающая подачу сигнала д; из нулевой ячейки памяти блока 31 оперативной памяти, через зле мент И -ИЛИ 12 на информационный вход ячеики 13 памяти, д через элемент ИЛИ-И 14 синхроимцульса на синхровход ячейки 13 пагляти, что приведет к записи значения аз в ячейку 13 памяти.На третьем такте на выходе программного блока 32 на командных шинах С 2, СЗ, С 4, Сб, С 7 и С 1 появятся единичные команды, соответственно обеспечивающие считывание переменнои а 1 из ячейки 10 памяти и передачу ее через элементы И 17 и ИЛИ 18 и на вход первого элемента 25 вычислительного блока 24, считывание переменной аз из ячейки 13 памяти и передачу ее через элементы И 21 и ИЛИ 23 на вход второго элемента 252 вычислительного блока 24, где по команде переменная аз инвертируется.Полученный по команде С 7 = О на выходе элемента 29 вычислительного блока 24 результат вьчисления функции а аз. а за счет сигнала, поступающего с выхода эле 1635162мента И 4, сфор/лирон/1 н/огс по команде С 1си/ .роимпульсу, запишется н ячейку 3 памяти блока 2 коммутации.а четвертом такте на выходе програ/лмного блока 32 на командных шинах С 10, С 2, СЗ гояоятст едини оые сигналы, соответственно обесачиодющие подачу переменной а 2 из входно/о блока 1 через элементы И-ИЛИ 12 нд информдционный вход ячейки 13 памяти и команду записи через элементы И.гИ-И 14 нд синхровход ячейки 13 ттамяти, что приведет к записи переме/ной о я .-:йтку 13 памяти,Одновре/л но с здцсью. о триггер 13 результаг- н; 1 сл ця фукц/ а 1,;, из ячейки 3 иам. / 1 ч; ,ци цеся н я ейку 5 цалтти, так "ак на е о синхотход цосупит импульс за ", си, гфо//лирооанньй;/ле- том И 6 по совпадснио сцнхроимцульсд с командой С 1 црооедцей це)еэ ино рто/7На пятом такте нэ выходе программного блока 32 команд/ьх н/и/дх С 2. С;54 С 7, С 10, С 9 появятся е/1 инитье сиг/алс, соответственно обестечл 1 аюдле с ит льа/ие переленной а из ч ейки 10 1 осляти и и, дачу ео через эле/леты17 и 11 ЛИ Я ца церььЙ ОКОд ОЫИ/ /И Е/а 1 О О О//Оха .4 СЧ тх/З ИЕ церемонной из "йки 13 памяти и цепедачу ее через элеме рты к 1 21 и И,/И 23 на рход втс/рого ле/лента 25. н;,числительно; т блока 24,При этом на выхода;х элем итон 28 и 29 ньчислигельного бло а 21 гнтлоится результат вычисления функц 1 и а к а./), кгпорый цо командам С 9 = 1 и С 10 . 1 запишется в первую ячей:у памяти блока 3 оперативной пд/ляти./ тестом Гак., на еыходе прогрэ/лмного блока 2 на комадных ш 1 ндх С О и С 4 цояоятся единичные комдндь, со./тветстне//о обесцстчиоающис счи гынание результатов ны игле /ия функции (а . а",) из первой ячейки пагл",и блока 31 о/етатионой памяти и запись егс 1 о ячейку 13 /д/лттси блстка 2 коммугдции.На седьмо/л тдк 1 е ца ньходе гтрограм/иного блока 32 цд колдндных шинах СЗ. С 4, СО и С 10 полнятся единичные кома/ды, со отнетстгенно беспс;чиндюсцие 1 одачу результата оьчисле/ия фу,ктии из ячейки 5 памяти через злменты И 16 ,4.г 4 8 на цероьй вход нчлс/нцель/огс Блока 24, а результдта г ычиг лоция фук,а+ д 2) из ячейки 13 памяти через элем,ты И 20 и ИЛИ 23 нд второй зход оыч слительного блока 24, ца выходе ;оторого по команде С 7 =- 0 появляется результат вычисленияфун ции а аз (а,а 2) по кола/де С 8 .:С 10 = 1 результдг /гис/1 ения фу/кции за-5 10 15 20 25 30 35 40 45 50 55 писывается в первую ячейку памяти блока 30 и далее через усилитель 47 поступит на соответствующие электропроводной механизм и сигна/1 ьный элемент.Ячейки 3 и 5 памяти функционально служат для кратковременного хранения бита информации, поступающего из вычислительного блока 24. Причем, если нет команды С 1 на запись в ячейку 3, то автоматически происходит перезапись информации иэ ячейки 3 н ячейку 5 и ячейка 3 вновь готова к приему новой информации, Это сокращает число командных шин, так как по одной шине С 1 происходит запись и о ячейку 3 и в ячейку 5,Ячеики 10 и 13 памяти служат для промежуточного хранения битов информации, поступающих из блока 1 согласования или блока 31 оперативной памяти. перед тем, кдк эти биты обрабатываются н вычислительном блоке 24, что позволяет использовдть одни и теже командные шины, идущие из программного блока 32 для управления блоками 1 30 и 31.Число командньх шин зависит только от конструкции блока 2 колмутации.Конструкция блока коммутации в аналоге и прототипе предусматривает необходи 1 мость иметь разные командные шины, идущие из прогрд/лмного блока для управления блоками согласования и выбора меха- . низма, а также блоком оперативной памяти, Например, если имеются 127 входов, 127 ньходон и 127 ячеек памяти в блоке оперативной памяти, то для управления этими блоками требуется 77+14 =- 28 физических ко/ла 4 дньх шиь идущих из программного блока к этим блокам. В устройстве для этого требуется "9" командных шин, так как "7" шин являются общими для перечисленных всех блоков (на схеме фиг 1 это командные шины С 10-С 16, таккак для вышеприведенного количества входоо-выходов и ячеек памяти в блоке оперативной памяти ) - 16), команда по восьмой шине (С 9) определяет режим записи или считывания н блоке 31, а комдндд (С 8) по девятой шине определяет надо или не надо записываг, результат вычисления в блок 30.Такое сокрдщение командных шин, посту/аюцих из програ/лмного блока, возможно в конструкции устройства, где в блок коммутации введена дополнительная ячейка 10 памяти с соответствующей схемой управления режимами записи информации, как в ячейку 10, так и в другую ячейку 13 памяти и считывание ранее записанной туда инфорглдции, Суть о том, что ячейка 10 памяти впаре с ячейкой 13 по командам С 2-С 4 (знак - означае что С =. 1 или С - . - 0 позволяет организовать запись в промежугочное хранение информации перед обработкой ее в вычислительном блоке 24, которая поочередно поступает иэ входного блока или блока оперативной памяти),Поэтому из блока 1 и блока оперативной памяти 31 по одним и тем же командным шинам С 10 - С) можно по очереди(на разных тактах) подавать команды на операцию считывания информации по определенному командами С 10 - С) адресу и хранить эту информацию в двух ячейках 10 и 13 памяти При отсутствии дополнительно введенной ячейки 10 памяти это сделать невозможно.Для блока 31 оперативной памяти команда по шине С 9 определяет режим считывания или записи, а адреса находятся командами по общим шинам С 10-С). Далее на следующем такте, когда записали в ячейки 10 и 13 нужные переменные по командам С 2 - С 7, эти переменные считываются иэ ячеек 10 и 13 и обрабатываются в блоке 24 и по сигналам, поступающим по общим шинам С 10-С) определяется адрес ячейки памяти в блоке 30 или 31 и если есть команда на запись по шине С 8 или С 9 результат вы исления из блока 24 записывается в блок 31 или 30, При этом команды по шинам С 10-С могут вызывать любые переменные из блоков 1 или Д 1, без всякой реакции со стороны устройства так как по командам С 2 С 4 подаются сигналы на считывание, а не на запись. В этом и согтоит связь между введенными элементами и связями в блоке коммутации и возможностью сократить число командных шин, выходя- дг 1 щих из программного блока, т.е использовать одни и те же шины (команды С 10 ., С) для обслуживания нескольких блоков, добавив для записи информации в блок 30 команду С 8, а для записи информации в блок 31 оперативной памяти команду С 9.Технико-экономический эффект устроиства по сравнению с аналогом и прототипом заключается в уменьшении числа линий связи и разъемов в устройстве за счет сокращения командных линий при управлении устройством за счет более надежной работы блока синхронизации, сокращения числа логических элементов в вычислительном блоке,55Формула изобретенияУстройство для дистанционного про.граммного управления сигнализацией и,электроприводными механизмами, содержащее блоки согласования и выбора механизма, программный блок, генератор импульсов блок оперативной памяти и блок коммутации, состоящий из первой и второй ячеек памяти, первого и второго элементов ИЛИ, первого элемента ИЛИ-И, и с первого по девятый элементы И, причем выход первого элемента И соединен со входом разрешения записи первой ячейки памяти, вход разрешения записи второй ячейки памяти подключен к выходу первого элемента ИЛИ-И, выходы элементов И с третьего по пятый соединены с входами первого элемента ИЛИ, выходы элементов И с шестого по восьмой подключены соответственно к первому, второму и третьему входам второго элемента ИЛИ, вычислительный блок, содержащий элемент считывания, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И и первый элемент ИЛИ, выход которого подключен к входу разрешения элемента считывания, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами элемента И и первого элемента ИЛИ, входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходам первого и второго элементов ИЛИ блока коммутации, а выход второго элемента ИЛИ вычислительного блока соединен с информационными входами блока оперативной памяти, блока выбора механизма и первой ячейки памяти блока коммутации, блок синхронизации, содержащий первый элемент И НЕ. первый и второй счетные триггеры и первый и второи элементы И, причем вход и прямой выход первого счетного триггера соединены с входами первого элемента И, счетныи вход и прямой выход второго счетного триггера подключены к входам второго элемента И.выход которого соединен с входом разрешения блока выбора механизма, входом разрешения считывания блока оперативной памя ги и с первым входом первого элемента И блока коммутации счетныи вход второго счетного триггера блока синхронизации через первый элемент И-НЕ. а счетный вход первого счетного триггера непосредстве" но соединены с выходом генератора импульсов. выход первого элемента И блока синхронизации подключен к входу программного блока, соответствующие командные шины которого соединены с командными входами блока согласования, блока оперативной памяти, блока коммутации, вычислительного блока и блока выбора механизма, выходы которого являются выходами устройства, а входы блока согласования являются входами устройства, о т л и ч а ю щ е ес я тем, что, с целью упрощения чстоойства путем сокращения числа командных шин, вблок коклутзции введены трехвходовой дешифратор, третья и четвертая я ейки памяти, и;перор, второй элемент ИЛИ-И и два элемента И-ИЛИ, причем гервый выход трехвходэвоо дешифрзора соединен с цервьл входом девятого элемента И, вто. рой выход трехвходовогодешифратора подключен к первым входам третьего и шестого элементов И, третий выход трехвходового дешифратора соединен с первыми входами четвертого и седьмого элементов И, четвертый выход трехвходового дешифратора подключен к первым входам пятого и восьлого элементов И, пятый выход трехвходового дешифратора соединен с первыми входами первого элемента И - ИЛИ и второго элемента ИЛИ-И, ворые входы которых подключены к шестому выходу трехвходового дешифраторз, седьлои выход коорого соединен с первыми входзмц второго элемг;нта И-ИЛИ и первого элемента ИЛИ-И. вторые входы которых подключены к восьмому выходу трехвходового дешифратора, входы которого соединены с соответствующими командными шинами программного блока, выход блока согласования подклочен к третьил еходагл первого и второго злемец. тов ИИЛИ блока коммутации, ч вертые входы которых соединены с выходом блока оперативной паляти, третьи входы первого и второго элементов ИЛИ-И блока коммутации подключены к первым входам первого и второго элементов И, второй вход первого элемента И соединен с соответствуюцей командной шиной прораммного блокачерез инвертор блока коммутации с втоым входом второго элемента И, выход коорого подключен к входу разрешения загиси третьей ячейки цаяи, информзционныи вход которой соединен с выходом первой ячейки памяти, информационные входы четвертой и второй ячеек памяти соединены с 10 выходами первого и второго элементов ИИЛИ, вход разрешения записи четвертой ячейки памяти подключен к выходу второго элемента ИЛИ-И, выходы второй, третьей и четвертой ячеек памяти соединены соответственно с вторыми входами седьмого, восьмого и девятого элементов И, третьего и четвертого элементов И, пятого и шестого элементов И, выход девятоо элеменга И подключен к четвертому входу второго элемента И блока колмутации, в вычислительный блок введен второй элемент ИЛИ, входы которого подклочены к вьходэл элемента И и элемента считывания, а выход является выходом вьчислительного блока, информационный вход элемента считывания соединен с соответствуошей командной шиной программного блока, а в блок синхронизации дополнительно введен второй элемент ИЕ, црем цервьй вход этого элемента связан с выходом второго элемента И, второи вход подключен к инверсному выходу первого счетного триггера, а выход элемента И-НЕ годклочен к входу "Сброс в уль" второго счетного триггера.