Коммутатор для управления шаговым двигателем

СОЮЗ СОВЕТСНИХ ЦИАЛИСТИЧЕСНИХ СПУБЛИН 19) (И) 163 51)5 ( 05 В 19/ ЕЛЬСТ м орско-технопроизводсттвенно ой,в и о ССС О, 19 СССР198 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОЛИСАНИ К АВТОРСКОМУ(71) Специальное конструктлогическое бюро с опытнымвом при ьелорусском госудуниверситете им, В.И. Лени(57) Изобретение относится к автоматике и может быть использовано в систеах управления с шаговыми двигателями, Цель изобретения - расширение осласти применения путем увеличения числа режимов коммутации видов коммутируемых шаговых двигателей и повыщение надежности. Коммутатор содержит блок реверсивного двоичного счетчика 1, тактовыи вход 2, входы управления 3 и реверса 4, первый 5 и второй 6 входы выбора режима коммутации, первый 7, второй 8, третий 9 и четвертый 10 входы адация тактности коммутации, первый 11 и второй 12 элементы И, первый 13, второй 14, третий 15 и четвертый 1 о элементы ИЛ 11, блок 17 памяти,вход 18 включения шагового двигателя", первый 19 и второй 20 мультиплексоры, инвертор 21. 1 з,п, Ф-лы, 2 ил.Изобретение относится к антомати-ке и может быть использовано в систе-мах управления с щаговыми двигателя 30 ми.5Цель изобретения - расширение области применения путем увеличениячисла режимов коммутации, видов коммутируемых щаговых двигателй и повышение надежности, 1 ОНа фиг. 1 представлена функциональная схема коммут,этора для управленияшаговым двигателем; на фиг. 2 - схемареализации блока реверсивного двоич.ного счетчика. 15Коммутатор для управления шаговымдлнгателем содержит блок 1 р-версинн.го двоичного счетчика с т,ктонымвходом 2, входамп 3 управления и 4реверса, первый 5 и второй б входы 2 Оныбэора режима коммутации, перный 7,второй 8, третий Э и четвертый 10входы задания тактности коммутации,рь ьй 11 и второй 12 элементы И,лэный 13, второй 14, третий 15 и.- 25н.ртый 16 элементы ИЛИ, блок 17 памяразрешающий вход которого под .люч ".н ко входу 18 "включение шаговогодвигателя", первый 19 и второй 20мчльтиплексоры, инвертор 21.Блок 1 реверсивного двоичногосчетчика (фиг, 2) содержит два иннертора 22 и 23, два элемента И 24 и 25,элемент И 11 И 26, первый 27 и второй28 вентильные блоки, первый 29 и второй ЗО элементы сравнения кодов и четырехразрядный реверсивный счетчик31 с предустановкой,Коммутатор для управления шаговымдвигателем работает следующим образом. 4 ОТип используемого в шаговом электроприводе двигателя и соответствующийему коэффициент пересчета блока ренерсивного двоичного счетчика 1 задаютсяуровнями потенциальных сигналов, подаваемых на первый 5 и второй 6 входы выборарежима коммутации.С учетом лог,"1" напервом информационном входе блока 1 иинверсии сигнала, поступающего натретий информационный вход блока 1 совторого входа б выбора режима коммутации через инвертор 21, на информационных входах 11 - Пэ блока 1 формируется двоичный код, соответствующий заданному коэффициенту пересчета, однако на входы предварительнойустановки (П) четырехразрядного ренерсивного счетчика 31 (фиг, 2) данный код может проходить лищь лри его работе в ре;киме вычитания и подаче на вход 4 реверса соответствующей, к примеру, движению влево лог, "1", т.е. разрешающего потенциала высокого уровня на управляющий вход первого нентильного блока 27, выполненного, например, на четырех элементах И, первые входы которых объединены и подключены к управляющему входу блока 27, а вторые входы используются в качестве информационных (разрядных) входов, На вторые входы (В) второго элемента ЗО сравнения кодов при этом подается нулевой код (четыре сигнала низкого уровня), так как второй венэильный блок 28, выполненный анало;ично вентильному блоку 27, заперт сигналом низкого уровня с выхода инвертора 23, При ныборе движения впраВо, т.е. подаче сигнала низкого уровня на вход 4 реверса коммутатора, соответствующий заданному к эффициенту пересчета код поступает на вторые входы второго элемента ЗО сравнения, н то время как на входы предварительной установки четырехразрядного счетчика 31 подается нулевой код, при этом счетчик 31 будет работать н режиме суммирования, 11 ри включении коммутатора четырехразрядный счетчик 31, как правило, обнуляется. Если при этом уровне сигнала на входе 4 реверса задано движение вправо, то на вторых входах В второго ЗО элемента сравнения кодов будет присутствовать код заданного числа, а на первые входы (А) этого элемента поступает нулевой код с разрядных. выходов четырехразрядного счетчика 31, При неравенстве входных кодов на выходе второго элемента 30 сравнения кодов поддерживается сигнал низкого уровня, олокирующии благодаря инверсии на инверторе 22 прохождение сигналов через элемент И 25 (фиг. 2) и разрешающии прохождение отрицательных тактовых импульсов с тактового входа 2 коммутатора через элемент И 24 на счетный вход счетчика 31.При подаче на вход 3 управления потенциального сигнала разрешения счета четырехразрядный счетчик 31 начинает отсчитывать поступающие на его счетный вход отрицательные тактовые импульсы, при этом записываемое в счетчик 31 двоичное число увеличивается при движении вправо на единицу с каждым тактовым импульсом, На раэ51635163рядных выходах этого счетчика и темсамым на выходах блока реверсивногодвоичного счетчика 1 формируется таким образом двоичный адресный код,поступающий на адресные входы блока517 памяти (фиг. 1), причем сигнал свыхода первого разрядного блока 1может проходить на первый или пятыйадресные входы блока 17 памяти только в том случае, когда иа первые входы первого элемента ИЛИ 13 и первогоэлемента И 11 (т.е. на первый 7 и второй 8 входы задания тактности коммутации) или на первые входы третьегоэлемента ИЛИ 15 и второго элементаИ 12 (т.е. на третий 9 и четвертый10 входы задания тактности коммутации) будут поданы потенциальные сигналы соответственно низкого и высокого уровня (т.е. лог. "0" и лог. "1").В каждом из таких случаен считываниезаписанной в блоке 17 памяти информации происходит по каждому тактовомуимпульсу и тем самым реализуются несимметричные режимы коммутации. В остальных случаях как на первом, так ина пятом адресных входах блока 17памяти постоянно поддерживается потенциальный сигнал высокого или низкого уровня,т.е. лог, "1" или лог."0",,вследствие чего записанная в блок 17памяти информация будет считыватьсяпо каждому нечетному или каждому четному тактовому импульсу, что обеспечивает реализацию симметричных режимов коммутации, Вариант соответствующей прошивки блока 17 памяти приведен в нижеследующей табл. 1,15 20 25 та 30 сравнения кодов при равенствевходных кодов появляется сигнал высокого уровня, блокирующий прохождение 30 отрицательных тактовых импульсов стактового входа 2 коммутатора черезэлемент И 24 на счетный вход счетчика31 и разрешающий благодаря инверсиина инверторе 22 прохожцение тактовыхимпульсов через элемент ИЛИ 26, обеспечивающий сложение по ИЛИ сигналовнизкого уровня, на вход записи инфор 40 45 50 55 Поступая на адресные входы блока 17 памяти и изменяясь по каждому тактовому импульсу либо по каждому четному или нечетному тактовому импульсу, адресный код обеспечивает при подаче разрешающего сигнала низкого уровня на вход 18 включения шагового двигателя, т,е, на разрешающий вход блока 17 памяти, выборку записанных в блоке 17 памяти кодовых комбинаций соответственно типу выбранного чгового двигателя и режиму коммутации его обмоток, При этом сигналы на первом и втором выходах коммутатора, т.е. на выходах второго 14 и четвертого 16 элементов ИЛИ, обеспечивающих сложение по ИЛИ сигналов низкого уровня, формируются соответственно иэ сигналов на первом и втором выходах блока 17 чамяти и выходныхсигналов первого 19 и второго 20 мультиплексоров, сигналы на выходе которых, равно как и коэффициент пересчета двоичного значения 1, определяютсякомбинацией потенциальных сигналов,подаваемых на первый 5 и второй 6 входы выбора режима коммутации. Зависимость коэффициента пересчета двоичного счетчика 1 и выбираемых режимовработы от потенциальных сигналов навходах 5 - 10 коммутатора представлена в табл, 2,При поступлении на тактовый вход 2 коммутатора числа импульсов, код которого (при движении вправо) подан на вторые входы (В) второго элемента 30 сравнения кодов, на выходе четырехразрядного счетчика 31 и тем самым на первом входе (А) второго элемента 30 сравнения кодов появится такей же код (соответствующий, к примеру, числу 7 при управлении четырехфазным шаговым двигателем). На выходе второго элеменмации счетчика 31 (фиг. 2). Тем самым следующим тактовым импульсом (т.е,восьмым в случае вышеприведенного примера) в счетчик 31 запишется информация, поданная на его входы предварительной установки (нулевой код), счетчик 31 установится в исходное нулевоесостояние и на выходе второго 30 элемента сравнения восстановится сигналнизкого уровня, деблокирующий элементИ 24. Четырехразрядный счетчик 31вновь начнет отсчитывать тактовыеимпульсы, обеспечивая следующий циклкоммутации обмоток шагового двигателяаналогично вышеописанному, при этомперезапись информации в счетчик 31произошла по его штатному состояниюбез появления каких-либо просечек илипрорезок на выходе счетчика,При изменении направления движения,т.е. подаче сигнала высокого уровняна вход 4 реверса коммутатора, на вхо 16351(73,с; П",.с(3(. ",с я. РТп)мех Но (еця) пигапиГ (В. )Ик"с,(цц( Зб:Гяо(НО(О ",)СТОНИ(Н, какого-либо числя 1:а его выхсде, ко; чторого превышает код числа, поданного на вторые входы сВ) пернс)го 29 Э)1 Е)ЕПТД Сс)ДШ 1 ЕН(ЕЗ, НЯ ВЫХОДЕ ЭТОГ - ГС:(Е)Т(3 ГОСГЗ С Ч Ч Г. ГРСсЭТЕ 1( С Ч( 30 ИМП с 7 П С,)ТУГД,г Г(11 ЧЕРЕЗ ЗЛС)х)Н т35 11.П 2 н на 13. ОД записи (енфо 1)маци(1 .Нет- " чика 31 и возвращдющии счетчик вштатное .:остоянце путем перезаписи ин(рормациц с входов предвдрцтельноц установки, предотвращая тем салсьмао с71 ную ситуацию ц Обеспечивая здддн(ый режим работы к )ммутаторд е последвигателя подать запрещающий огеццальныи сигнал Жсокого уровня, то ня всех выходах блока 17 Г(дмя (ц не;.В(- симо от состояния адресных входон по 55 явятся сигналы одинакового высоко о 1 уровня, что обусловит появление таких же сигналов на всех Выходах коммутатора и тем самым обесточцвдцие дующем.1 ри подаче поте)нцяльного сигналя (запрета счета цд Вод 3 у(рян енин 45 Р(ВРРСИВНЬ(й Д(3ЦЧ)г 1 СЧРТ 1 ЦК 1 ОС - та ндпг)цвяется с со:.р;) пение)( Ен 1)ормациц, б.г(агоддря ч сгг обесп(чиндетгя фЦКСЦОВЯНЕа 5 СТОЯН;Д ГГДР 71341 О З П 1- э еля. Если в ретме (1(икср(7 вдц(о(г стоянки на вход 18 включения шагового обмоток шд 1 ов)гс),1(и ателя с со:,(,;(цием ин(1)(7 рл)аСии о состоянии кол(мутатора,ч)ормулацзобретеццяЕ)мл(утдтор длн управления шяго- ЭГД 13 Ид Т Е 7(С.Л(, С с Л (ч )жа(ц 1 бЛС) К р Е -ве)свого двоичОГ 7 счетчика с ак -Гс.л(л( входол( в.с.с)дсмц УЕ)с 1 в)1 еин иреверса, первый и второй входы выбор,эРЕсси)(а КОЫМУТДП(п ) (Е 173 Л И В (.7177сЕ)1 ЗаДДНИН ТДК ГНОС 1 И КОММУТсПИИ)первый и второй элементы 11, первый,.горсй, третиц элементы ИЛИ и блок. ВЫХОДЕ.(ПЕрВОГ .: (С(: . 1, с. .:которого (внэд . 1 г.7 .таКтПОСти СОМЛУ ГД(1(Ц, 1(ТОР( и В)СОД .ОДК(Ц(.чен к выходу пер.с .:),( р Д.г блок; д,:,НОГО РЕВЕРСИВЦОГС .Еч;(Кг,НЬХС;(1; (эо.РОГО Ц тРЕтЬЕГ ) Р РНД(Г( (СС 7 ТС,(7: ,ключены соответственно к норому итре Гьему адресцыл) Входам б )кс пд.н г;,гС.Р)3 И 13 ЫХОД КОТОРОГО СОЕДИНЕН С ЕРНЬГМ 13 ХОДОМ ВТОЛОГО ЭРАЕН . И.1111 Гс(Х,"СОТОРОГО НВ 7(Н г ГС( 13( (М (3 Г.ссдЭ.15;1 утсЭТО 17 я т(7 Е ТЬИГ ) Ч 1 В( р ТЬЕМ ) П(1(Л 1.ГСТЬЛ( БЫХОДДМИ КОТОРОГО ЯВ)с(НК 7 Г(Н ССответствующие выходы блока гэмяи,т л и ч а ю щ (1 Й с я Гсм что,ц(:.(Ью расширения области пр 1 мепенця;гутен увеличения числа р=ж; мов колгл)у.т(циц, видов коммутируемых шаговых ; В (гателей и Н 7 вьцпеця надежности, н него введены третин и чс".твертый входы задден)я тдктности коммутац(ш, первый ц второй мультиплексоры, инвертор и г твертыи эле)(ент И(В 1, выход которого ЯВПЯРтСЯ ВТОРЫМ ВЫХОДОМ КОЛЩУТДТ 7 Ра, Ггерпй ВХОД ЧЕтНЕртОГО ЭЛЕМГНР 1гсг" н к втс 7 сч Гыходу бл(,я;,- тц, гетве;)тс( ( Нн;ссй:дресн)(сс вх "дь К о Т О (О Г О С О Е ДЦ Н Р НЫ С 0 О Т В Е Т С Т Г Е Е 1( О С. выходом четвертого разряда блока реверсивного двоцчного счетчика и выхоДом третьего )деме)(та ИЛИ, первый .ход которого связан с третьим входом зд еания тактности коммутации, второи вход подключен к выходу второго элемента И, первый вход которого соедй- НЕН С ЧЕтВЕРтЫМ ВХОДОМ ЗЯДДЦИЯ Тякч1 О 16351 Ь 3 синныи двоичный счетчик с предустанолкой, выходы которого являются выходами блока реверсивного двоичного счетчика и подключены к первым входам первого и второго элементов сравнения кодов, вторые входы первого элементасравнения кодов подключены к информационным входам блока реверсивного двоичного счетчика и соединены с инФормационными входами первого и второгонентильных блоков, выходы второго нентильного олока соединены с вторымивходами второго элемента сравнения кодов, управляющий вход второго вентильного блока соединен с выходом первого ицнертора, вход которого подключенк входу реверса и управляющему входупервого нентильного блока, выходы которого соединены с соответстээующиьпэвходами предустановки четырехраэрядного реверсивного счетчика, вход записиинФормации которого подключен к выходу элемента 1 Е 1111, первый вход которогосоединен с выходом первого элементасравнения кодов, выход второго элемента сравнения кодов соединен с первымвходом первого элемента и с входомвторого инвертора, нь 1 ход которого подключен к первому нэ:оду второго элемента И,вторые входы перного и второгоэлементов И подключены к такторомувходу коммутатора, а выходы первого ивторого элементов И соединены согтветстненно с с етээым входом четырех -разрядного реверсивного дноичног.счетчика и вторым входом элемента ШИ,вход разрешения счета четырехразрядного реверсивного двоичного счетчикасоединен с ээходом управления коммутатора,2, Коммутач а ю щ и и с тор по и. 1, о т л и - я тем, что блок реверного счетчика содержитдва элемента И, элевый и второй вентильныеи второй элементы срав О четырехразрядный ренерсивного двоич два иннертора мент й 1 И, пер блоки, первый нения кодов и Т а б л и ц аЛдрес блока 7 памяти Децим, адрес 5 4 3 , 2 1 Я О..м О 1 О 1 О 1 О О 0 1 2 3 4 5 6 7 д 0 0 0 0 О 0 О О 1 0 О 0 0 1 1 1 1 д О 0 0 0 0 0 О О О 1 1 О 0 1 1 0 4 1 1 1 1 1 1 1 О О 1 1О 1 1 О О 1О 1 1 О О 11 О 1 1 О О 1 1 О 1 1 1 О 1 1 1 1 1 1 1 ности коммутации,а второй вход подключен к выходу первого разряда блока реверсивного двоичного счетчика, первыи информационный вход которого сое 5 динен с шиной высокого потенциала, второй инФормационный вход соединен с первыми адресными входами первого и второго мультиплексоров и подключен к первому входу выбора режима коммутации, третий инаормационный вход подключен к выходу инвертора, вход которого соединен с четвертым инФормационным входом блока реверсивного двоичного счетчика и подключен к второму входу выбора режима коммутации, соединенному с вторыми адресными входами первого и второго мультиплексоров, выходы которых подключены к вчорым входам соответственно второго и четвертого элементов ИП 1, первый, второй и третий иуормационные входы первого мультиплексора соединены соответственно с четвертыэ 1, пятым и шестым выходами блока памяти, четвертый 25 инФормационный вход подключен к шине выбранного потенциала и соединен с первым инФормационным входом второго мультиплексор нторои инсрормацион ныи вход котс 1 эго подключен к шестому выходу блока памяти, а третий и четвертый инФормационные входы соединены 1с шиной выбранного потенциала. Выходы блока 17 памяти 0 0 з Яа12 1635163 Продолжение табл. Выходы блока 17 авкати Адрес блока 7 памяти Лецим. алрес 5 4 3 П р и м е ч а н и е. О - обмотка ШД включена;1 - обмотка ШД обесточена;Х - любое состояние,Т а блица 2 Тнп ШД и режим работы Адрес блока Модульсчета Инф, входы1 счетчика 1 Входы коммутатора памяти 1 О П 1т 10 0 0 0 0 0 0 1 0 1 0-2-4 Трехфазный ЩД:Трехтактная коммутация1-2-3Трехтактная коммутация12-23-31Шеститактная коммутация Х 1 1-3-5 1 0 0-1-2(ИнФ. входы Модуль Адре счетчика 1 счета блокпаия 11 роц.)1:+ни(- тд)51, Р Тип 11 Д и ре)ким раб 1 е- ыре к; )ны( 11 г(1;1 етырехтактная кот 1 ц 1 511-2- 3-ч16 1635163 Продолжение табл. 2 Тий ЩД и разик работы аль Адрес а блока ламятиИнф сче Входы конмутютора 8 7 6 23-9 -11-16-1 7-18