Устройство для контроля цвм

(5) 4 С 06 Г 11/30 ПИСАНИЕ ИЗОБРЕТЕНИЯ СВИДЕТЕЛЬСТВУ АВТОРСН У 35В.А.Кизуб,Р.Слободчиков етельство СССР Р 11/00,тельство СССР6 Р 11/30, 1984 относится к вычисли может быть испольля и диагностики ЦВМ. Цель изобретеффективности контро ие быстродействия. ано на использоваИзобретение относительной технике и мож я к вычисли- быть исполь ЦВМ. зовано для тестирован Целью изобретения я шение эффективности прся ловы верки и быст" деиствия,На фиг. 1 представленайства для контроля ЦВМимер реализации счетчиг. 3 - пример реализацителя импульсов; на фигализации коммутаторов;еменные диаграммы рабо хема устна фиг. ов на и распре 4 - пример на фиг.5-7 -ты устройстОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦВ(57) Изобретениетельной технике изовано для контрофункционированияния - повышение эля ЦВМ и увеличенИзобретение основ нии сигналов с выходов схем сравненияадреса и данных для организации считывания заранее записанных в оперативную память устройства новых значений адреса и данных и перезаписиих соответственно в регистры адресаи данных, подключенных к соответствующим схемам сравнения, к которымтакже подключены соответственно регистры адреса и данных, принимающиеинформацию из интерфейса контролируемой ЦВМ. Для этого в устройство дляконтроля ЦВМ, содержащее блок оперативной памяти, три коммутатора, регистр управления, пять регистров,счетчик, пять схем И, три триггера,распределитель импульсов, две схемыИЛИ, генератор, введены коммутатор,счетчик, три схемы сравнения, пятьсхем ИЛИ, восемь схем Ис соответствующими связями. 7 ил. Устройство для контроля ЦВМ (фиг,1) содержит входы адреса 1, команды 2 и идентификации информации 3, вход,ные регистры адреса 4 и команды 5, триггер 6 управления, первый 7, второй 8 и четвертый 9 коммутаторы, блок 10 оперативной памяти, вход 1,1 управления, регистр 12 управления, первый 13, второй 14 и третий 15 элементы ИЛИ, первый 16, третий 17 и второй 18 элементы И, информационный вход 19, третий коммутатор 20, регистры адреса 21, данных. 22 и времени 23, восьмой элемент И 24, пер1509908 5 Фиг.7Составитель Д.Ванюхинедактор О.Головач Техред М.Дидык Корректор ни Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 Заказ 5814/47 ТиВНИИПИ Государственного коми113035, Мос аж 668 ета по изо а, Я, Р Подписноетениям и открытиям при ГКНТ СССРская наб д. 4/550 55 вую 25 и вторую 26 схемы сравнения, первый триггер 27, третью схему 28 сравнения, пятый элемент ИЛИ 29, пятый 30 и седьмой 31 элементы И, шестой элементы ИЛИ 32, второй триггер 33, распределитель 34 импульсов, четвертый элемент ИЛИ 35, счетчик 36 адреса, вход 37 начального адреса,информационный выход 38, входы пуска 39 и начальногб времени 40, счетчик41 времени, генератор 42 тактовых импульсов, шестой элемент И 43, седьмой элемент ИЛИ 44, третий выход 45 останова, одиннадцатый 46, двенадцатый 47 и тринадцатый 48 элементы И, восьмой элемент ИЛИ 49, десятый 50 и девятый 51 элементы И, второй выход 52 останова, четвертый элементИ 53, элемент 54 задержки и первыйвыход 55 останова.Схема счетчиков 36 и 41 (фиг, 2)содержит счетчик 56, элементы И 57и ячейки 59. Схема распределителя 34 импульсов(фиг. 3) содержит элементы НЕ 60 иб 1линию 62 задержки и ячейки 63.Схема коммутаторов 7, 8 и 20(фиг. 4) содержит элемент НЕ 64, элементы И 65, 66, элемент ИЛИ 67 и ячейки 68.Устройство может работать в следующих режимах (Фиг. 5-7); записи информации в блок оперативной памяти с момента совпадения кодов адреса и данных, поступающих из проверяемой ЦВМ, с заданными, записи массива информации в блок оперативной памяти с заданного момента времени до момента сравнения кодов адреса и данных, поступающих из проверяемой ЦВМ, с заранее заданными в регистрах 21 и 22, сравнения информации, поступаю-щей из проверяемой ЦВМ, с заранее записанной в блок оперативной. памяти из управляющей ЦВМ.На Фиг, 5 показаны информационные сигналы 1, переданные из управляющей ЦВМ через коммутатор 20 для записи в регистры 21 и 22, сигналы 2 разрешения записи информации в регистры 21 и 22 сформированные на выходах регистра 12 и поступающие через схемы ИЛИ 13, 14 на управляющие входы регистров 21 и 22, адресная и числовая информация 3, поступающая соответственно на входы регистров 4 и 5 из проверяемой ЦВМ, управляющие сигналы 4, поступающие из проверяе 5 10 15 20 25 30 35 40 мой ЦВМ и квалифицируюц 1 ие информациюкак адресную и числовую, сигнал 5на.выходе регистра 4, сигнал 6 на выходе регистра 5, сигнал 7 на выходетриггера б, сигнал 8 на выходе схемы25 сравнения, сигнал 9 на выходе схемы 26 сравнения, сигнал 10 на выходе схемы И 24, тактовые импульсы 11с выхода генератора 42, поступающиена вход схемы И 30, сигнал 12 на выходе триггера 33, устанавливающийзапрет на первый вход схемы И 50,передний фронт формируется от первого тактового импульса, прошедшегочерез линию 54 задержки, заднийФронт смонтирован по сбросу регистра6, серия из четырех импульсов 13 навыходе схемы ИЛИ 35, сформированнаяраспределителем 34 от тактового импульса, младший разряд 14 счетчика36,В режиме записи массива информации с заданного момента времени предварительно из управляющей ЦВМ записывается информация в регистры 21, 22 и аналогично в регистр 23 и счетчик 41.На фиг. 6 приняты следующие обозначения: 1, 2 - процедура записи инФормации в регистры 21, 22, 23 и счет чик 41, 3 - показан сигнал на выходе регистров 21-23, 4 - изменение младшего разряда счетчика 41, 5 - сигнал сравнения на схеме 28 сравнения, б - сигнал на инверсном выходе триггера 27, 7 - сигнал разрешения на третьем выходе схемы И 30, сформированный на выходе регистра 12 управления по прерыванию управляющей ЦВМ,8 - сигнал сравнения на выходе схемы И 24, прекращающий процесс записи информации в оперативную память.Временная диаграмма записи информации в оперативную память из управляющей ЦВМ во многом сходна с предыдущим режимом и поэтому нерассматриваетсяНа Фиг. 7 изображена временная диаграмма с момента поступления на вход синхронизации блока 10 оперативной памяти последовательности из четырех импульсов, сформированных распределителем 34, по сравнению с поступающей информацией и записанной в блок 10 оперативной памяти, где 2 показано изменение младшего разряда5 15счетчика 30, 3 - информация на выходекоммутатора 20, поступившая из блока10 оперативной памяти, 4-6 - сигналысоответственно на выходах регистров21-23, 7 - сигнал разрешения на первом входе схемы И 46 с инверсноговыхода триггера 27, 8 - адресная ичисловая информации, поступающие навходы регистров 4 и 5 соответственно,9 - сигнал сравнения на выходе схемыИ 24, 10 - сигнал с выхода схемыИ 50, 11 - последовательность сигналов на выходе схемы И 35, сформированная распределителем 34,Устройство может работать в режиме записи информации в блок оперативной памяти из проверяемой ЦВМ безнарушения в ней хода вычислительногопроцесса, режима записи информациив блок оперативной памяти из ЦВМ управляющей проверкой, в режиме считывания информации из блока оперативной памяти и в режиме сравнения поступающей в реальном масштабе времениинформации из интерфейса проверяемойЦВМ и заранее записанной в блок оперативной памяти.Режим работы определяется текущимизадачами проверки и устанавливаетсякодом на выходах регистра 12 управления, который через вход 11 подключен к ЦВМ, управляющей проверкой.Запись информации в блок оперативной памяти может начинаться с момента совпадения кодов адреса и данных,поступающих через входы 1 и 2 устройства с заданными в регистрах 21, 22соответственно и продолжаются до переполнения счетчика 36,Лля организации этого режима управляющей ЦВМ через вход 11 устройства записывает в регистр 12 управлениякод, который на выходе формирует сигнал, разрешающий подключение выходов регистров 4 и 5 соответственно кпервым канальным входам коммутаторов7 и 8, формирует сигналы разрешенияна схемы И 31, сигналы запрета насхемы И 51, 43, сигнал, разрешающийподключение к первому канальному входу коммутатора 20 входа 19 устройства, режима записи информации в блокоперативной памяти. Управляющая ЦВМчерез вход 19 устройства последовательно в регистры 21 и 22 записываетинформацию, предварительно записываяв регистр 12 коды, формирующие на выходах сигналы, разрешающие запись ин 09908 6 5 10 15 20 25 30 35 40 45 50 55 формации в регистры 21 и 22 соответственно. Через вход 37 устройствауправляющая ЦВМ записывает в счетчик36 код, соответствующий начальномуадресу блока 10 оперативной памяти.В регистры 4 и 5 через входы 1 и2 устройства соответственно подаются иэ проверяемой ЦВМ коды адресови коды числовой и командной информации. В триггер 6 через вход 3 устройства подаются управляющие сигналы,сопутствующие информационным ходам(например, сигналы, квалифицирующиеих на адрес, число записываемое вОЗУ или считываемое иэ ОЗУ, векторпрерывания и т,д,),Когда содержимое регистров 4 и 5совпадает соответственно с содержимым регистров 21 и 22, схемы 25 и 26сравнения формируют с помощью схемыИ 24 с;:гнал, который переводит триггер 27 в единичное состояние, приэтом с прямого выхода триггера сигнал. через схемы И 48 и ИЛИ 49 даетразрешение на вход схемы И 30. Приналичий на входе схемы И 30 разрешающего потенциала через нее и схемуИЛИ 44 на вход схемы И 50 поступаютимпульсы с выхода генератора 42 тактовых импульсов. Разрешающий сигнална входе схемы И 30 формируется отодного из управляющих сигналов, характеризующего наличие в интерфейсепроверяемой ЦВМ информации, записываемой в регистры 4 и 5. Таким образом, на второй вход схемы И 30 поступает сигнал, когда в регистрах 4и 5 находится соответствующая емуинформация. Первый импульс на выходесхемы И 50 перебрасывает триггер 33в противоположное состояние и триггер выдает запрет на вход схемыИ 50.Таким образом, на вход распределителя 34 поступает импульс, которыйпреобразуется в последовательностьиз четырех импульсов на выходах распределителя. Импульс на первом выхо"де распределителя подключает на время длительности через первый управляющий вход коммутатора 9 его второйканальный вход к числовому входублока 10 оперативной памяти. Крометого, первый импульс поступает черезсхему ИЛИ 35 на вход синхронизацииблока 10 оперативной памяти и производит запись информации по адресу,установленному в счетчике 36 затем, 150990840 устройства записывается исходный код и в генератор 42 тактовых им 45 пульсов через вход 39 устройства выдается запуск с началом вычислений проверяемой ЦВМ, при этом содержимое счетчика 41 начинает увеличиваться на единицу, При совпадении содержимого регистра 23 со счетчиком 41 схе ма 28 сравнения выдает сигнал через схему И 46 на выход 45 устройства, по которому управляющая ЦВМ по прерыванию может в регистр 12 управления записать код, при котором с его выхода выдается сигнал, который через схемы И 47 и ИЛИ 49 поступает на вход схемы И 30 как разрешающий. задним фронтом увеличивает содержимоесчетчика 36 на единицу и тем самым,подготавливает его для записи следующей информации от второго импульса. Второй импульс подключает третий канальный вход коммутатора 9 к блоку 10 оперативной памяти и производитзапись информации. Аналогичные действия производят третий и четвертыйимпульсы, Кроме того, четвертый импульс обнуляет триггер 6 управляющих сигналов, поэтому на вход схемы И 30 выдается запрет, а на выход - разрешающий сигнал, который через схему ИЛИ 32 переводит триггер 33 в исходное состояние, С приходом следующего управляющего сигнала процесс повторяется.В блок 10 оперативной памяти можно записать массив информации из про,- веряемой ЦВМ с заранее заданного момента времени до момента сравнения содержимого регистров 4 и 5 с регистрами 21 и 22 соответственно либо попереполнению счетчика 36, При этом после записи информации из управляющей ЦВМ в регистры 21 и 22 в регистр 12 управления записывается код, при котором с выхода регистра12 через схему ИЛИ 15 на управляющийвход регистра 23 поступает сигнал, разрешающий в него запись информации, а на установочный вход триггера 27 через схему ИЛИ 29 поступает сигнал исходной установки, с инверсного выхода триггера на входы схем И 46,47 выдается сигнал разрешения. Послезаписи информации в регистр 23 в регистр 12 управления записывается код, снимающий с выхода сигнал, разрешающий запись в регистр 23, В счетчик 41 из управляющей ЦВМ через вход 1015 2025 3040 Далее схема работает как в предыдущем режиме до момента сравнения содержимого регистров 4 и 5 с регистрами 21 и 22, при этом сигналом от схем 25, 26 сравнения через схему И 24 триггер 27 переводится в единичное состояние, при котором на инверсном его выходе будет запрещающий сигнал на вход схемы И 47. Этот сигнал через схемы И 47 и ИЛИ 49 выдает запрет на вход схемы И 30. При этом через выход 52 устройства выдается сигнал, который можно использовать для органиэации прерывания в управляющей ЦВМ или "Останова" в проверяемой ЦВМ,Для органиэации записи массива информации из управляющей ЦВМ в блок 10 оперативной памяти в регистр 12 управления записывается код, который формирует на первом выходе регистра сигнал, подключающий вторые канальные входы на коммутаторах 7 и 8 к выходам регистров 21 и 22. соответственно, сигнал, устанавливающий триггер 33 через схему ИЛИ 32 в исходное состоя-, ние. Затем в регистр 12 управления последовательно записываются коды, которые на выходе регистра формируют через схему ИЛИ 13 сигнал разрешения записи информации в регистр 21, после чего производится запись из управляющей ЦВМ в этот регистр. Затем формируется на выходе регистра 12 управления сигнал, разрешающий запись в регистр 22, и производится запись в этот регистр информации из управляющей ЦВМ. Затем производится через вход 40 устройства запись информации в счетчик 41. В этом режиме с выхода регистра 12 формируется сигнал, запрещающий через схему И 53 прохождение импульсов из генератора 42 в счетчик 41, с выхода 10 - сигнал, разрешающий прохождение импульсов генератора через схему И 43. После того через схему И 50 на распределитель поступает импульс, который организует записЬ в блок 10 оперативной памяти информации последовательно из регистров 21, 22 и счетчика 41, начиная с адреса, записанного в счетчик 36 из управ-. ляющей ЦВМ.В режиме считывания информации из блока 10 оперативной памяти в регистр 12 управления записывается код, который на выходах формирует сигналы, устанавливающие в блоке 10 оперативной памяти режим считывания, и сигнал55 выборки соответственно, затем из управляющей ЦВМ в счетчик 36 записывается адрес ячейки, по которому с выхода блока 10 оперативной памяти через выход 38 устройства управляющаяЦВМ списывает информацию,В режиме сравнения информации сзаранее записанной в блок 10 оперативной памяти в исходном состояниииз управляющей ЦВМ в регистры 21-23записывается информация.В регистр 12 управления записываются код, формирующий на выходе регистра сигнал, устанавливающий блок10 оперативной памяти в режим считывания, сигнал, разрешающий прохождение сигналов с выходов распределителя 34 через схемы И 16-18 управляющих записью информации соответственно в регистры 21-23 из блока 10 оперативной памяти, В счетчики 36 и 41записываются исходные данные, Затемзапускается процесс в проверяемойЦВМ, запускается генератор 42 тактовых импульсов. Если произойдет совпадение кодов в регистрах 4 и 5 с кодами регистров 21 и 22, то сигналсравнения с выходов схем 25 и 26сравнения через схему И 24 поступаетна вход схемы ИЛИ 44, затем черезсхему И 50 на распределитель 34, кроме этого, сигнал с выхода схемы И 24переводит триггер 27 в единичноесостояниеС выходов распределителя 34 черезсхему ИЛИ 35 последовательность импульсов образует последовательность,адресов на счетчике 36, в соответствии с которыми в блоке 10 оперативной памяти из ячеек считывается информация. Кроме того, эта же последовательность импульсов организуетперезапись информации из оперативнойпамяти в регистры 21-23. В исходномсостоянии в счетчике 36 код установлен, в соответствии с этим адресом1на выходе оперативной памяти находится код, который через второй канальный вход коммутатора 20 передается на его выход. Первый импульс свыхода распределителя 34 через схемыИ 16 и ИЛИ,13 производит запись информации с выхода коммутатора 20 врегистр 21 и задним фронтом устанавливает адрес следующей ячейки в счетчике 36. Второй импульс переписываетинформацию в регистр 22, третий " изменяет только адрес, эта ячейка не 5 10 15 20 25 30 35 40 45 50 используется в данном режиме, четвертый импульс переписывает информациюв регистр 23 н подготавливает счетчик 36.Если сравнение содержимого регистров 5, 6 с содержимым регистров 21,22 не произойдет до момента сравнениясодержимого регистра 23, где записано граничное время с содержимым счетчика 41, то сигнал с выхода схемы28 сравнения поступит на вход схемыИ 46. Поскольку в этом случае сигналс выхода схемы И 24 на единичныйвход триггера 27 не поступил, то оннаходится в исходном состоянии, вкоторое был установлен сигналом записи информации в регистр 23 черезсхему ИЛИ 51,Таким образом, с инверсного выходатриггера 27 выдается разрешение насхему И 46., и.сигнал схемы 28 сравнения проходит на выход 45 устройстваи может быть использован для органиэации останова в проверяемой ЦВМ иподключения программ в управляющейЦВМ для анализа неисправности. Вэтом режиме триггер 6 к проверяемойЦВМ не подключается, Отсутствие сигналов на выходе триггера 6 формируетсигнал запрета на схемы И 30 и сигнал разрешения на входы схемы И 31.В регистре 12 управления устанавливается код, формирующий на выходесигнал запрета на вход схемы И 31,сигнал разрешения на вход схемы И 51для организации установки триггера33 в исходное состояние приотсутствиисигнала сравнения с выхода схемыИ 24, на выходе регистра 12 - сигнал,запрета на вход схемы И 43. Кроме того, перед пуском процесса в проверяемой ЦВМ в регистре 12 управления необходимо установить код; формирующийна выходе сигнал подключения к выходу коммутатора 20 его второго канального входа.При переполнении счетчика 36 с.его выхода через выход 55 устройства выдается сигнал, который можно использовать для организации прерывания в управляющей ЦВМ или остановав проверяемой ЦВМ.1 Формула изобретения Устройство для контроля ЦВМ, содержащее блок оперативной памяти, первый, второй и третий коммутаторы, 1509908 12входные регистры адреса и команд,триггер управления, регистр адреса,регистр данных, регистр времени, счетчик времени, два триггера, распределитель импульсов, пять элементов И, два элемениа ИЛИ, генератор тактовыхимпульсов, регистр управления, выходпервого разряда которого соединен суправляющими входами первого и второго коммутаторов, выход второго разряда регистра управления соединен спервым входом первого элемента ИЛИ,выход третьего разряда регистра управления соединен с первым входомпервого элемента И, выход четвертогоразряда регистра управления соединенс входом записи блока оперативной памяти, информационный вход регистрауправления является входом управления 20устройства для подключения к системной шине управляющей ЦВМ, выходы входных регистров адреса и команд соединены с первыми информационными входами соответственно первого и второго 25коммутаторов, первый и второй выходы распределителя импульсов соединены соответственно с первым входом второго элемента И, с первым входом третьего элемента И, первый информа ционный вход третьего коммутатора является информационным входом устройства для подключения и системной шине управляющей ЦВМ, выход пятого разряда регистра управления соединен с управляющим входом третьего коммутатора, выход которого соединен с информационным входом регистра адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения эффективности контро ля и повышения быстродействия, оно содержит счетчик адреса, три схемы сравнения, пять элементов ИЛИ, восемь элементов И, элемент задержки и четвертый коммутатор, причем выход блока оперативной памяти соединен с вторым информационным входом третьего коммутатора и является информационным выходом устройства для подключения к системной шине управляющей ЦВМ, выход третьего коммутатора соединен с50 информационными входами регистров данных и времени, входы записи регистров адреса, данных и времени соединены с выходами соответственно первого, второго и третьего элементов ИЛИ, выходы регистров адреса данных и времени соединены с первыми входами соответственно первой, второй и третьей схем сравнения, вторые входы первой и второй схем сравнения соединены с выходами соответствено входногорегистра адреса и входного регистракоманд, информационные входы которыхявляются соответственно входом адресаи входом команд устройства для подклю.чения и соответствующим выходом контролируемой ЦВМ, выходы регистров адреса и данных соединены с вторыми информационными входами соответственнопервого и второго коммутаторов, выход счетчика времени соединен с вторым входом третьей схемы сравнения ис первым информационным входом четвертого коммутатора, информационныйвход счетчика времени является входомначального времени устройства дляподключения к системной шине управляющей ЦВМ, счетный вход счетчика времени соединен с выходом четвертогоэлемента И, выходы первого и второгокоммутаторов соединены соответственно с вторым и третьим информационнымивходами четвертого коммутатора, выходы шестого и седьмого разрядов регистра управления соединены с первыми входами соответственно второго итретьего элементов ИЛИ, вторые входыпервого, второго и третьего элементовИЛИ соединены с выходами соответственно первого, третьего и второгоэлементов И, вторые входы второго итретьего элементов И соединены с выходом третьего разряда регистра управления, выход восьмого разряда регистра управления соединен с первымвходом четвертого элемента И, выход.,генератора тактовыхимпульсов соединенс вторым входом четвертого элементаИ и с первыми входами пятого ишестогоэлементов И, вход пуска генераторатактовых импульсов является входомпуска устройства для подключения ксистемной шине управляющей ЦВМ, выход.триггера управления соединен с четвертым информационным входом четвертого коммутатора, вторым входом пятогоэлемента И и первым входом седьмогоэлемента И, выход четвертого коммутатора соединен с информационным входомблока оперативной памяти, Б-вход триггера управления является входом идентификации информации устройства дляподключения к соответствующему выходу контролируемой ЦВМ, выходы с первого по четвертый распределители импульсов и выход девятого разряда ре 1509908 14гистра управления соединены с входами четвертого элемента ИЛИ, выход которого соединен с счетным входом счетчика адреса и входом синхронизации блока оперативной памяти, адресный вход которого соединен с информационным выходом счетчика адреса, информационный вход и выход переполнения которого является соответственно входом кода начального адреса устройства для подключения к системной шине управляющей ЦВМ и первым выходом останова устройства, выходы с первого по четвертый распределителя импульсов соединены с группой управляющих входов четвертого коммутатора, первый и третий выходы . распределителя импульсов соединены соответственно с К-входом триггера управле 20 ния и вторым входом первого элемента И, выход третьего элемента ИЛИ соединен с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом десятого разряда ре гистра управления, первый и второй входы восьмого элемента И соединены соответственно с выходами первой и второй схем сравнения, первый вход девятого элемента И соединен с выходом одиннадцатого разряда регистра управления, первый, второй и третий входы шестого элемента ИЛИ соединены соответственно с выходами седьмого и девятого элементов И и выходом двенадцатого разряда регистра управления, выход тринадцатого разряда которого соединен с вторым входом седьмого элемента И, выход пятого элемента ИЛИ соединен с К-входом первого триггера, Я-вход котррого,первый вход седьмого элемента ИЛИи второй вход девятого элемента Исоединены с выходом восьмого элемента И, выход второго триггера соединенс первым входом десятого элемента И,второй вход которого соединен с выходом седьмого элемента ИЛИ, второйи третий входы которого соединены свыходами соответственно пятого и шестого элементов И, выход девятого элемента И соединен с входом распределителя импульсов и через элемент задерж.ки с Я-входом второго триггера, Квход которого соединен с выходом шестого элемента ИЛИ с первыми входамиодиннадцатого и двенадцатого элементов И, выход четырнадцатого разрядарегистра управления соединен с вторымвходом шестого элемента И, выход пятнадцатого разряда регистра управлениясоединен: с первым входом тринадцатого элемента И, второй вход которогосоединен с прямым выходом первоготриггера, выходы двенадцатого и тринадцатого элемента И соединены соответственно с первым и вторым входамивосьмого элемента ИЛИ, выход которогосоединен с третьим входом пятого,элемента И и является вторым выходомостанова устройства, выход третьейсхемы сравнения соединен с вторымвходом одиннадцатого элеиента И,выход которого яаляется третьимвыходом останова устройства, выход шестнадцатого разряда регистра управления соединен с вторым входом двенадцатого элемента И.