Устройство для отладки и контроля программ

СОЮЗ С 08 ЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 09907 1 4 С Об Р 11/28 ОСУДАРСТВЕННЫО ИЗОБРЕТЕНИЯМРИ ГННТ СССР ОМИТЕТОТНРЫТИЯМ(54) УСТРОЙСТ РОЛЯ ПРОГРАММ И КОН исс" хн истем. ОЛИОАНИЕ ИЗОБР А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство ССВ 1260964, кл. С Об Р 11/28, 19Информационный листок о научтехническом достижении У 87-029ВНИМИ.(57) Изобретение относится к в лительной технике и может быть польэовано в качестве анализат программ при разработке, налад контроле работоспособности и т ческом обслуживании сложньпс пр мируемых цифровых устройств и3 15 О 99 О 7 Цель изобретения - повышение быстродействия устройства при отладке программ. Устройство, имеющее вход 1 синхронизации, содержит генератор 2 импульсов, блоки 7, 21 и 22 индикации, счетчик 8 положения . курсора, входной регистр 14, коммутаторы 11, 15 и 23, блок 18 сравнения, цифроаналоговый преобразо ватель 19, делитель 9 частоты, счетчик 10, элементы И 5 и 12, элементы 4ИЛИ 3, 4 и 24, элементы НЕ 6, 13 и 20, блок 16 эталонной памяти и формирователь 17. Изобретение обеспечивает воэможность предварительного запоминания входного процесса, его статического анализа, сравнения с другим входным процессом, определения их различия, причем каждая параллельная комбинация входной информации представляется в блоке эталонной памяти Одним битом. 6 ил.Изобретение относится к вычислительной технике и может быть использовано в качестве анализатора программ при разработке, наладке, контроле работоспособности и техническом обслуживании сложных программируемых цифровых устройств и систем.Целью изобретения является повышение быстродействия при отладке25 программ.Перебор адресов чтения блоком эталонной памяти, по которым отсутствует информация с большой скоростью, иадресов чтения, по которым информация присутствует с меньшей скоростью, при водит к такому увеличению времени отображения входной информации,На Фиг.1 представлена структурная схема предлагаемого устройства; на Фиг.2 - структурная схема возможного 35 ,построения второго коммутатора; на фиг, 3 - структурная схема возможного построения Формирователя; на фиг; 4 - диаграмма работы формирователя; на фиг. 5 - структурная схема возможного 40 построения третьего коммутатора; на фиг. б - диаграмма работы устройства при отображении содержимого блока эталонной памяти.45Устройство (фиг.1),содержит вход 1 синхронизации, генератор 2 импульсов, первый 3 и второй 4 элементы ИЛИ, первый элемент И 5, первый элемент НЕ 6, первый блок 7 индикации, счетчик 8 положения курсора, делитель 9 частоты, счетчик 10, второй коммутатор 11, второй элемент И 12, второй элемент НЕ 13, входной регистр 14, первый коммутатор 15, блок 16, эталонной памяти, 55 Формирователь 17, блок 18 сравнения, цифроаналоговый преобразователь (ЦАП) 19, третий, элемент НЕ 20, второй блок 21 индикации, третий блок 22 индикации, третий коммутатор 23, третийэлемент ИЛИ 24, вход 25 записи курсора, вход 26 начальной установки курсора, вход 27 признака "Вверх" устройства, вход 28 признака "Вниз" устройства, вход 29 признака "Вправо"устройства, вход 30 признака "Влево"устройства, вход 31 записи эталонаустройства, вход 32 сброса устройства, вход 33 признака отображения эталонной информации и вход 34 признакаотображения входной информации,Второй коммутатор 1.1(фиг,2)содержитдешифратор 35, элементы И 37 - 39 иэлемент ИЛИ 40.Формирователь 17 (фиг,4) содержитэлемент ИЛИ 41 и Формирователь 42одиночного импульса.Третий коммутатор 23 (фиг.б) содержит дешифратор 43, генератор 44 логической "1", элемент НЕ 45, элементыИ 46 - 49, элемент ИЛИ 50,Вход 25 предназначен для Формирования сигнала параллельной записи всчетчик 8 начального состояния курсора с входа 26.,Вход 26 служит для набора начального положения адреса курсора с цельюего последующей параллельной записипользователем в счетчик 8.Вход 27 предназначен для Формирования сигнала, передвигающего курсорвверх по оси Х на блок 21. При каждомпоступлении данного сигнала на первый вход счетчика 8 код младшей частисчетчика 8 (координата Х курсора)увеличивается на единицу.Вход 28 предназначен для Формирования сигнала, передвигающего курсорвниз,по оси Х на блоке 21. Сигнал свхода 28 поступает на вычитающий входсчетчика 8 и уменьшает содержимоемладшей части счетчика 8 на единицу.5150Вход 29 служит для передвижениякурсора по оси У вправо, при этомкаждый сигнал на входе 29 увеличивает на единицу содержимое старшей части счетчика 8.Вход 30 служит для передвижениякурсора по оси У влево. Каждый сигнал на входе 29 регистра уменьшаетна единицу содержимое старшей частисчетчика 8.Вход 31 служит для формированияуправляющего сигнала, во время действия которого происходит запись входной информации в блок 16,Вход 32 "Сброс" служит для формирования управляющего сигнала, вовремя действия которого происходитстирание содержимого блока 16.Вход 34 служит для Формирования управляющего сигнала, во время действия которого на блоке 21 отображаетсявходная информация.Дешифратор 35 в зависимости от кода, поступающего на его вход, формирует на одном из выходов сигнал, разрешающий работу соответствующего элемента И.Элементы И 36-39 при наличии на ихнервом входе разрешающего потенциалас выхода дешифратора 35, а также разрешающего сигнала с выхода элементаИ 5 пропускают на выход сигналы высокой либо низкой частоты.Элемент ИЛИ 40 пропускает любойсигнал с выходов элементов И 36-39 навыход коммутатора 11.Элемент ИЛИ 41 объединяет сигналс выхода коммутатора 20 и с выходаэлемента И 12 (Вх.1, Вх,2, Фиг,5).Формирователь 42 формирует на входблока 16 сигнал, разрешающий обращение к блоку 16 в соответствии с диаграммой, приведенной на фиг.5 (сиг-нал Вых.).Дешифратор 43 выполняет такую жефункцию, как и дешифратор 35,Генератор 43 формирует на выходепостоянный сигнал, соответствующийуровню логической "1".Элементы И 46-49 в коммутаторе 23выполняют те же функции, что и элементы И 36-39 в коммутаторе 11.Элемент ИЛИ 50 в коммутаторе 23выполняет ту же Функцию, что и элемент ИЛИ 41 в коммутаторе 11,Рассмотрим работу устройства дляотладки и контроля программ в следующих пяти режимах; очистка эталонной 99076памяти (режим 1); отображение входнойинформации (режим И); запись в эталонную память(режим 111);отображениесодержимого эталонной памяти (режим 51 Ч); сравнение входной информации ссодержимым эталонной памяти (режим Ч),Режим 1 предназначен для очисткиэталонной памяти устройства с цельюподготовки ее для последующей записи.Для установки данного режима пользователю необходимо на вход 32 подать .сигнал, при этом сигнал с входа 32поступает через элемент ИЛИ 3 на входзаписи блока 16, устанавливая режимзаписи.Тот же сигнал через элемент НЕ 13поступает на информационный вход блока 16, устанавливая потенциал отсут ствия информации, Тот же сигнал черезэлемент ИЛИ 4 и элемент И 5 поступаетна упр:вляющий вход коммутатора 11,что приводит к пропусканию через негоимпульсов высокой частоты с выходагенератора 2 на счетный вход входногорегистра 14. Сигнал с выхода элементаИ 5 с помощью элемента И 12 блокируетпрохождение импульсов синхронизациина вход параллельной записи входного 30 регистра 14, в результате он работаетв ускоренном счетном режиме, формируяна выходе последовательно все комбинации (число комбинаций равно 2", гдеК - разрядность входного регистра 14,равная числу возможных адресов бло ка 16), Комбинации с выхода входногорегис ра 14 поступают на адресныевходы блока 16, выбирая последовательно все его ячейки для записи.40. Счетные импульсы с выхода коммутатора 11 одновременно поступают наФормирователь 17 (ИЛИ 41) и с выходаформирователя 42 сформированные импульсы (фиг.3 и 4) поступают в блок16, производя запись нуля (признакотсутствия инФормации). Импульсы записи поступают синхронно с изменениемадреса записи. Когда на входном регистре 14 будет сформировано числоадресов; равное 2", весь массив блока 16 окажется очищенным и готовымкзанесению новой информации.Режим И предназначен для отображения в реальном масштабе времени входной информации блоком 21, Для установки данного режима пользователь навход 34 должен подать сигнал. Этотсигнал поступает на вход элемента НЕ6 и управляющий вход коммутатора 23.В результате через элемент И 48на выходе коммутатора 23 устанавлива-,ется постоянный сигнал, разрешающийчерез элемент ИЛИ .24 отображение ин 5формации на блоке 21. Сигнал с выходаэлемента НЕ б с помощью элемента И 5поступает на управляющий вход коммутатора 11, запрещая прохождениечерез него счетных импульсов, и на 1 Оэлемент И 12, разрешая прохождениечерез него импульсов синхронизации свхода синхронизации устройства навход параллельной записи входного регистра 14. На информационные входы 15входного регистра 2 поступает информация с входа устройства.Таким образом, входной регистр 14,сохраняя входную информацию, выполняет роль буферного регистра, Информация с выхода входного регистра 14 через коммутатор 15 преобразуется с помощью ЦАП 19 в два напряжения, определяющие координаты Х и У данной комбинации на блоке 21. В результате каж.25дой параллельной комбинации на входеустройства соответствует одна точкана блоке 21. Совокупность всех входных комбинаций отображается на блоке21 в виде совокупности точек, относительное расположение которых однозначно определяет входную информационную последовательность. Таким образом, визуально наблюдая в режиме 1входную информацию в реальном масштабе времени, пользователь может ее анализировать с целью обнаружения ошибок,сбоев, Фиксации области устойчивостиработы и т.д,40Режим Г предназначен для занесения эталонной информации в блок 16. Предполагается, что перед этим блок 16 был очищен в режиме 1.Режим Н устанавливается путем по дачи сигнала на вход 31. Эталонная информация поступает на вход информации устройства и сопровождается импульсами синхронизации с входа синхронизации устройства. Сигнал с входа 50 31 через элемент ИЛИ 3 поступает на управляющий вход блока 16, устанавливая ревам записи. На информационном входе блова 16 с выхода элемента НЕ 13 постоянно присутствует потенциал единицы 55 (признак наличия информации). Потенциалом с выхода элемента И 5 коммутатор 11 закрыт, а прохождение синхроимпульсов через элемент И 12 разрешено. Под синхросигналы входная информация записывается во входной регистр 14 и с его выхода поступает на адресные входы блока 16. Синхросигналы поступают также на вход формирователя 17, осуществляющего запись в блок 16. В результате каждая эталонная комбинация, поступающая на вход устройства, представлена в бльке 16 одним битом, адрес которого равен, значению данной комбинации.Режим 1 Ч предназначен для отображения на блоке 21 содержимого блока 16. Режим 1 Ч устанавливается путем подачи сигнала на вход 33, при этом сигнал с входа 33 через элементы ИЛИ 4 и И 5 разрешает работу коммутатору 11 и запрещает прохождение синхроимпульсов через элемент И 12, Этот же сигнал, поступая на коммутатор 23 (дешифратор 43), разрешает прохождение информации с выхода блока 16 на выход коммутатора 23 (через элемент И 47). С выхода ИЛИ 3 на управляющий вход .блока 16 поступает нулевой потенциал, определяющий режим чтения. Импульсы с выхода коммутатора 11 поступают на счетный вход входного регистра 14 для Формирования адреса чтения и на вход формирователя 17. Входной регистр 14, работая в счетном режиме, формируетк2 адресов чтения, При чтении блока 16 может возникнуть две ситуации; по данному адресу присутствует информация (считанный бит равен единице) и информация отсутствует (считанный бит равен нулю). С целью улучшения качества отображения алгоритм работы устройства для первой и второй ситуации различен.В случае отсутствия информации с выхода блока 16 потенциал нуля с выхода коммутатора 23 поступает на элемент ИЛИ 24, блокируя отображение содержимого входного регистра 14 на блок 21 и на вход коммутатора 11, открывая элемент И 38, через который с генератора 2 на выход коммутатора 11 переходит высокая частота, и, следовательно, входной регистр 14 быстрее формирует адреса чтения.Сигнал нуля с выхода коммутатора 23 поступает на второй вход счетчика 10, удерживая его в сброшенном состоянии и запрещая счет. В случае наличия информации в блоке 16 с выхода коммутатора 23 поступает потенциал единицы, разрешая отображение содержимого входного регистра 14 на блок21 (через элемент ИЛИ 24) и счет всчетчике 10, а также прохождение свыхода счетчика 10 через коммутатор11 низкой частоты (через И 39). В результате длительность отображения информации на блоке 21 увеличивается а,следовательно, улучшается качество егоотображения,Режим Ч предназначен для отображения на блоке 21 отличной от содержимого блока 16 части входной информации, Данный режим целесообразноиспользовать при анализе нестабильных во времени процессов, например,при диагностике сбоев ЭВМ. Режим Чустанавливается путем подачи сигналана входы 33 и 34, В этом случае коммутатор 11 заблокирован, а синхроимпульсы проходят через элемент И 12на выход параллельной записи входного регистра 14, фиксируя в нем входную информацию. Одновременно сигналыс входов 33 и 34 поступают на коммутатор 23 (дешифратор 43), пропускаяинверсную информацию с блока 16 (свыхода НЕ 20) через элемент И 49 навход коммутатора 23, При этом на блоке 21 разрешается отображение содержимого входного регистра 14 в случаеотсутствия единицы по данному адресув блоке 16, т.е. в случае отсутствияданной комбинации в эталонной памяти,При отсутствии сигналов на входах33 и 34 на выход коммутатора 23 проходит сигнал с генератора 44, т.е.потенциал нуля, чем блокируется отображение на блоке 21 любой информации,кроме курсора.40Курсор отображается на блоке 21 в любых режимах, при этом по сигналу с выхода делителя 9 на вход коммутатора 15 переключаются сигналы с выхода счетчика 8. 45Управляя положением курсора с помощью входов 25 - 30 можно совместить курсор с интересующей пользователя точкой на экране блока 21Момент совпадения точно фиксируется в блоке 18 сравнения и отображается на блоке 22, при этом значение информации совпадает с кодом курсора, отображаемом на блоке 7.55Формула из обретения Устройство для отладки и контроля программ, содержащее генератор импуль сов, первый, второй и третий блоки индикации, счетчик положения курсора, входной регистр, первый коммутатор, блок сравнения и цифроаналоговый преобразователь, причем входы записи курсора, начальной установки курсора, признаки сдвигаВверх", признаки сдвига "Вниз 11, признаки сдвига Вправо признаки сдвига Влево устройства соединены соответственного с входом записи, с информационным входом, с первым входом сложения, с первым входом вычитания, с вторым входом сложения, с вторым входом вычитания счетчика положения курсора, информационные выходы которого соединены с входами первого блока индикации и первыми информационными входами первого коммутатора и блока сравнения, выход равенства которого соединен с входом второго блока индикации, информационные входы устройства соединены с информационными входами входного регистра, выходы которого соединены с вторыми информационными входами блока сравнения и первого коммутатора, выходы которого соединены с входами цифроаналогового преобразователя, первый и второй выходы которого соединены со входами сигналов развертки по координатам соответственно Х и У, третьего блока индикации, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при отладке программ, в устройство введены делитель частоты, счетчик, первый и второй элементы И, первый и третий элементы ИЛИ, первый, второй и третий элементы НЕ, второй и третий коммутаторы, блок эталонной памяти, формирователь одиночного импульса, причем вход записи блока памяти устройства соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом обнуления блока эталонной памяти, вход сброса устройства соединен с вторым входом первого элемента ИЛИ, с первым информационным входом второго коммутатора, с первым входом второго элемента ИЛИ, выход которого соединен с первым входом первого элемента И, вход признака отображения эталонной информации устройства соединен с вторым входом второго элемента ИЛИ, с первым информационным входом третьего коммутатора, вторым информационным входом второго коммутатора, выход которого соединен с вторым информационным входом третье1509907 го коммутатора, с первым входом третьего элемента ИЛИ и с входом запрета счетчика, вход признака отображения входной информации устройства соеди 5 нен с вторым информационным входом третьего коммутатора и через первый элемент НЕ с вторым входом первого элемента И, выход которого соединен с инверсным входом второго элемента,И и первым тактовым входом второго коммутатора, вход сброса устройства через второй элемент НЕ соединен.с информационным входом блока эталонной памяти, выход которого соединен 15 с первым управляющим входом третьего коммутатора и через третий элемент КЕ - с вторым управляющим входом третьего коммутатора, выход генератора импульсов соединен со счетным входом счетчика, с вторым тактовым входом второго коммутатора и через делитель частоты с управляющим входом первого коммутатора и с вторым входом третьего элемента ИЛИ, выход которогосоединен с входом разрешения индикации третьего блока индикации, входсинхронизации устройства соединен спрямым входом второго элемента И, выход которого соединен с входом записи входного регистра и первым входомформирователя одиночного импульса,вход синхронизации устройства соединен с прямым входом второго элементаИ, выход переполнения счетчика соединен с управляющим входом третьегокоммутатора, выход которого соединенсо счетным входом входного регистраи вторым входом формирователя одиночного сигнала, выход которого соединенс входом записи блока эталонной памяти, адресные входы которого подключены соответственно к выходам входногорегистра.1509907Составитель И,Сигаловедактор О.Головач Техред М,Дидык Корректор Э.Лончаков Заказ 5814/47 Тираж 668 Подписное НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Я, Раушская наб., д. 4/5изводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1