Цифровой линейный интерполятор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ ПУБЛИК ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ОМИТЕТ ТИР ЫТИЯ ПИСАНИЕ ИЗОБРЕТЕНИ ТВ Н АВТОРСНО числового программного управл оборудованием. Целью изобрете является уменьшение аппаратур затрат и повь 1 шение надежности полятора. Интерполятор содержи ратор импульсов 1, вычитающий чик 2, блок памяти 3, регистр блок управления 5, накапливаю сумматор 6, блок выходной лог Введение в интерполятор рлока ти позволило исключить такие 2 Бюл, У 8политехнический ин ССР83Р турко-емкие блоки как два полнораз рядных регистра, два полноразряднь коммутатора, полноразрядные блоки вентилей и инверторов, а также повысить надежность интерполятора з ЕЙНЫЙ ИНТЕРПОПЯТО относится к автоельной технике и зовано в устройст рафической информ телях, устройства аф чет уменьшения количества свежду его элементами и блокамиз.п. ф-лы, 9 ил., 1 табл. е 4 ь Ф Ю 9 30 Л(54) ЦИФРОВОЙ ЛИ (57) Изобретени матике и вычисли может быть испол вах отображенияции, графопостр ЯО 1462242 ни я ия ых интерт гене счет, щий ки 7 е памя- ппараактор О. Спесивых орректор Э. Лончак Заказ б 72/44ВНИИПИ Госуд Подписноеи открытиям при ГКНТ СССРб., д. 4/5 10 изводственно-издательский комбинат "Патент", г. Ужгород гар Тираж 788 ственного комитета по изобретения 113035, Москва, Ж, РаушскаяИзобретение относится к областиавтоматики и вычислительной техникии может быть использовано в устройствах отображения графической ин 5формации, графопостроителях, устройствах числового программного управления оборудованием.Целью изобретения является уменьшение аппаратных затрат и повышение 10надежности интерполятора.На фиг. 1 изображена схема интерйолятора; на фиг, 2 - схема блокауправления; на фиг. 3 - схема блокавыходной логики; на фиг, 4 - временная диаграмма работы интерполятора;на фиг. 5 - пример воспроизведенияотрезка прямой; на фиг. 6 - примерреализации регистра; на фиг. 7 - пример реализации вычитающего счетчика; 20на фиг. 8 - пример реализации накапливающего сумматора; на фиг. 9 - пример реализации блока памяти.Интерполятор содержит генератор 1импульсов, вычитающий счетчик 2, блок 253 памяти, регистр 4, блок 5 управле.ния, накапливающий сумматор б, блок7 выходной логики, шестые 8, первый9 входы интерполятора, второй вход 10блока 5 управления, с второго 11 30по пятый 14 входы, первый выход 15интерполятора, третий 16 вход, шестой 17, третий 18, четвертый 19,пятый 20, второй 21 выходы и первый22 вход блока 5 управления, с третьего 23 по седьмой 27 входы блока выходной логики 7, с второго 28 по пя-.тый 31 выходы и седьмой 32 вход интерполятора,Блок 5 управления содержит с первого 33 по четвертый Зб триггеры,третий 37, первый 38 (второй 39),четвертый 40 элементы И, элементИ-НЕ 41, элемент НЕ 42.Шестые 8 входы интерполятора слу"жат для записи из внешней информационной шины в вычитающий счетчик2 большего приращения (БП), в регистр 4 - знаков приращений (Зн,Х)и (ЗнЛ), и знака разности приращений (Зн,й), в блок памяти 3 обратного кода меньшего приращения(МП) ОБр и модуля ра зн ости прир ащений координат Ь ( Ь=.ЬХ -Л 1 )и в накапливающий сумматор 6 черезблок 3 памяти - половины большегоприращения БП/2. По пятому 14 входуинтерполятора поступает сигнал Спо которому первый 33 и второй 34 триггеры блока 5 управления устанавливаются в нулевое состояние, накапливающий сумматор 6 сбрасывается внулевое состояние, а. в регистр 4заносятся признаки - Зн,Х, - ЗнЛ,-Зн,. По седьмому 32 входу интерполятора поступает сигнал С , по которому большее приращение (БП) заносится в вычитающий счетчик 2, Попервому входу интерполятора 9 посту"пает сигнал С, который, проходячерез четвертый элемент И 40 блока5 управления на стробирующий входнакапливающего сумматора б, осуществляет. запись половины большего приращения БП/2 в накапливающий сумматорб, По третьему 12 входу интерполятора поступает сигнал С , которыйприводит к установке в единичноесостояние второго триггера 34 блока5 управления, записи разности прирашений координат А в нулевую ячейкублока 3 памяти и затем к установкев единичное состояние первого трйггера 33 блока 5 управления, По четвертому 13 входу интерполятора поступает сигнал С , который, переходячерез второй элемент И 39, поступаетна управляющий вход блока 3 памятии приводит к записи обратного кодаменьшего прирашения (МП) в первуюячейку блока памяти. Кроме этого,по сигналу С третий триггер 35блока 5 управления устанавливаетсяв единичное состояние, По второму 11входу интерполятора поступает сигнал начального сброса, который, проходя через первый элемент И 38 блока5 управления, приводит к установке внулевое состояние третьего 35 и четвертого 36 триггеров бпока 5 управленияНа первом выходе блока 5 управления,являющемся первым выходом интерполятора, третьим триггером 35 блока 5управления формируется единичный сигнал готовности интерполятора по окончании приема очередного задания, снимающийся по окончании отработки отрезка прямой, На первом - четвертомвыходах блока 7 выходной логики, являющимися соответственно вторым -пятым выходами интерполятора формируются соответственно выходные сигналы единичных приращений координат+1 х, - 1 х, - 1 у, С выходов регистра4 на третий 23, четвертый 24; пятый26 и седьмой 27 входы блока 7 выходной логики поступают прямые иф инверз ,14 сныезначения знаковприращений Зн.Х, Зн.Х, ЗнЛ, Зн.Т, а также значение знака разности приращений Зн.6.На второй вход блока 7 выходной логики поступает сигнал с выхода переноса накапливающего сумматора 6. На первый вход блока 7 выходной логики поступает сигнал с второго 21 выхода блока 5 .управления, стробирующий выходные единичные прира щения, который поступает также на счетный вход вычитающего счетчика 2, приводя к уменьшению содержимого последнего на единицу, Сигнал нулевого состояния вычитающего счетчика 2 поступает с его выхода на йервый,/ вход 22 блока 5 управления. С выхода генератора 1 импульсов на второй вход 10 блока 5 управления поступает опорная импульсная последовательность 1 о. С пятого выхода 20 блока 5 управления на адресный вход блока 3 памяти поступает адресный сигнал, определяющий номер ячейки памяти, к которой осуществляется обращение. С четвертого выхода 19 блока 5 управления на управляющйй вход блока 3 памяти поступает сигнал записи данных в блок 3 памяти. С третьего вьг хода 18 блока 5 управления на вход переноса накапливающего сумматора 6 поступает сигнал переноса в младший разряд накапливающего сумматора 6. С шестого выхода 17 блока 5 управления на стробируюпий вход накапливающего сумматора 6 по- . ступает сигнал, под воздействием которого накапливающий сумматор 6 принимает новое значение, равное сумме кода, представляющего предыдущее его состояние, кода, поступающего на его информационные входы и значения сигнала переноса. Кроме этого, сигнал переноса накапливающего сумматора 6 поступает на третий вход 16 блока 5 управления,и.фиксируется вторым триггером 34 блока 5 управленияИнтерпопятор работает следующим образом.В исходном состоянии, устанавливаемом по сигналу начального сброса, поступающему на второй вход 11 интерполятора, третий 35 и четвертый 36 триггеры интерполятора находятся в нулевом состоянии, вследствие чего на первом выходе 15 интерполятора будет нулевой уровейь, сигнали 62247 зирующий о том, что интерполятор готов принимать задание на отрезокпрямой,5Задание на отрезок прямой принимается по входной информационнойшине с шестых входов интерполятора8 под воздействием синхроимпульсовС, -С . Под воздействием сигнала С,поступающего на пятый вход 14 интерполятора, в регистр 4 заносятся признаки Зн.Х, Зн Л, Зн, Ь, первый 33и второй 34 триггеры блока 5 управления и накапливающий сумматор 6сбрасываются в нулевое состояние.Под воздействием сигнала С , поступающего на седьмой вход 32 интерполятора, большее прирашение БП заноситсяв вычитающий счетчик 2. Под воздейст20 вием сигнала С 1, поступающего на первый вход 9 интерполятора и проходящего через четвертый элемент И 40блока 5 управления, в накапливающийсумматор 6 заносится половина боль 25 щего приращения БП/2, так как предыдущее состояние накапливающего сумматора 6 равнонулю, а на его информационные входы поступает БП/2, котороепроходит с шестых входов 8 интерпо-лятора через блок 3 памяти. Под воздействием сигнала С 4, поступающегона третий вход 12 интерполятора, понулевому значению этого сигнала второй триггер 34 блока 5 управленияустанавливается в единичное состояние. По положительному перепаду сигнала С 4 осуществляется запись разности приращений 6 в нулевую ячейкублока 3 памяти и установка в единич 40 ное состояние первого триггера 33блока 5 управления, что приводит кизменению адреса ячейки блока 3 памя"ти с нулевого на единичный. Под воздействием сигнала С , поступающегона четвертый вход 13 интерполятора,в первую ячейку блока 3 памяти заночсится обратный код меньшего приращения (ИП) , а третий триггер 35блока 5 управления устанавливается50 в единичное состояние. При этом наЭ-входе четвертого триггера 36 блока5 управления появится едининый уровень и по первому же после этого положительному перепаду опорной импульсной последовательности Г, поступающей с генератора 1 импульсовна второй вход 1 О блока 5 управления,четвертый триггер 36 блока 5 управле"ния устанавливается в единичное со= б 0 стояние. На этом прием задания на отрезок прямой закончен, начинается цикл интерполяции. По окончании действия активного значения сигнала Сз, что соответствует моменту установки в единичное состояние третьего триггера 35 блока 5 управления, сигнал , готовности на первом выходе 15 ин; терполятора примет единичноезначение,1 О что будет сигнализировать о том, : что цикл интерполяции начат, но не : закончен, и интерполятор не готов . принимать задание на очередной отрезок прямой, 15В цикле интерполяции с каждым , :тактом, определяемым периодом опор ной импульсной последовательности й, в накапливающем сумматоре 6 определяется очередное значение оценочной функции ОФ по формулам: ОФ;, = ОФ; + упри ОФ; - О;ОФ;ОФ +(МП) +1 при ОФО. : Ввиду того, что при вычислении оце Б.ночной функции слагаемые всегда имеют противоположные знаки, переполнение Р накапливающего сумматора б представляют собой обратное значение знака оценочной функцию, Это переполнение фиксируется вторым триггером 34 блока 5 управления, состояние которого определяет значение входа переноса накапливающего сумматора 6 и адресного входа блока 3 памяти, что обеспечивает вычисление35 ,оценочной функции по указанным вьгражениям. Кроме того, в цикле интерполяции с каждым тактом содержимое вычитающего счетчика 2 уменьшается на единицу, а блок выходной логики 7 формирует очередные единичные приращения +1 х, -1 х, +1 у, -1 у в зависимо-сти от знаков приращений координат,знака разности координат и переполнения накапливающего сумматора 6.Эта зависимость приведена в таблице. При достижении вычитающим счетчиком 2 нулевого состояния на его выходе формируется нулевой сигнал, который, проходя через первый элемент И 38 блока 5 управления, сбрасывает третий 35 и четвертый 36 триггерй блока 5 управления в нулевое состояние, что свидетельствует об окончании цикла интерполяции и выставлении нулевого значения сигнала на первом выходе 15 интерполятора, подтверждающего готовность интерполятора к приему очередного задания на воспроизведение отрезка прямой. Работа интерполятора поясняется граф-схемой алгоритма, приведенной на фиг. 4 и временной диаграммой, приведенной на фиг. 5. Здесь Т Т, -Т , Т в , соответственно значения первого 33, второго 34, третьего 35, четвертого 36 триггеров блока 5 управления; Г значение сигнала на втором выходе 21 блока 5 управления, определяющего тактовую последовательность в цикле интерполяции; Р- значение .сигнала нулевого состояния вычитающего счетчика 2, Формируемого на его выходе.Пример воспроизведения отрезка прямой приведен на фиг. 7,для случая: 6 Х = БП = 10, ЬУ = МП = 2;й = ЬХ - ХУ = 10 - 82 = 8. В процессе интерполяции последовательность состояний накапливающего сумматора б и вычитающего счетчика 2 имеет вид",НСМ 8 ВС2 10 Ь 1111 1000 0111 1110 9 ВС 1МП 1. Цифровой линейный интерполятор, содержащий генератор импульсов, вычи-. тающий счетчик, накапливающий сумматор, регистр, блок выходной логики и блок управления, первый вход которого соединен с выходом вычитаю- щего счетчика, второй вход - с выходом генератора импульсов, первый выход блока управления является первым,выходом интерполятора, второй выход блока управления соединен со счетным входом вычитающего счетчика и первым входом блока выходной логики, третий выход блока управления соединен с входом переноса накапливающего сумматора, выход которого подключен к третьему входу блока управления, отличающийся тем, что, с целью уменьшения аппаратных затрат и повышения надежности интерполятора, в него введен блок памяти, управляющий и адресный входы которого подключены соответственно к четвертому и пятому выходам блока управления, а выходь 1 - к информационным входам накапливающего сумматора, выход которого подключен к второму входу выходного блока логики, а стробирующий вход соединен с шестым выходом блока управления, у которого входы с четвертого по седьмой являются соответственно с первого по четвертый входами интерполятора, при Р - 1 0101 НСМ ВС =ф 0 Здесь НСМ; - состояние накапливающего сумматора 6 в -м такте, ВС- состояние вычитающего счетчика 2.Блок 7 выходной логики, реализующий систему функций, заданную указанной таблицей истинности, в одном из примеров может быть реализован, как показано на фиг. 3. В этом случае он содержит элементы НЕ 43 и 50, элементы И-НЕ 44-49.25Регистр 4 (фиг. 6) .выполнен на основе. регистра с прямыми и инверсными входами 51.Пример реализаций вычитающего счетчика 2 приведен на фиг7Он содержит элемент И 52 и реверсивные30 счетчики 53.Пример реализации накапливающего сумматора 6 приведен на фиг. 8. Он содержит сумматоры 54 и регистр 55.Пример реализации блока памяти З 5 3 приведен на фиг. 9. Он содержит элемент И 56 и элементы 57 памяти. На один из входов элемента И 56 с одного из шестых входов 8 интерполятора одновременно со значением БП/2 поступает сигнал записи его в блок 3 памяти. Блок памяти при наличии сигнала записи на входах С 2 элементов памяти пропускает информацию с шестых входов 8 интерполятора на свои 45 выходы, а в отсутствие сигнала записи (режим чтения) информация на выходах блока 3 памяти определяется значением сигнала на его адресном входе и содержимым нулевой или пер вой ячейки памяти.щ г Введение в интерполятор блока памяти позволило свести процесс интерполяции к определению оценочной, функ ции в накапливающем сумматоре на основе определенных вне интерполятора и предварительно размещенных в накапливающем сумматоре и блоке памяти большего приращения, меньшего приращения и разности приращений координат, что позволило исключить такиеаппаратно-емкие блока, как два полно разрядных регистра, два полноразрядных коммутатора, полноразрядные блок . вентилей и инверторов.Значительное упрощение интерпо-, лятора позволяет существенно улучшить такие технико-экономические характеристики, как габаритные размеры, потребляемая мощность, трудоемкость в изготовлении, стоимбсть, вес, не снижая быстродействия и точности, упростить стыковку интерполятора с другими устройствами средств отображения и регистрации графической информации.Повышение надежности интерполятора обеспечивается за счет уменьшения количества связей между его элементами и блоками. Формула из о бр ет ения9 146 этом восьмой вход блока управления соединен со сбросовым входом накапливающего сумматора и управляющим входом регистра и является пятым входом интерполятора с первого по пятый выходы регистра соединены соответственно с третьего по седьмой входами блока выходной. логики, у которого выходы с первого по четвертый являются с второго по пятый выходами интерполятора, информационные входы вычитающего счетчика, блока памяти и регистра подключены к шестым входам интерполятора, а управляющий вход вычитающего счетчика является седьмым входом интерполятора,2. Интерполятор по п. 1, о т л ич а ю щ и й с я тем, что блок управления содержит четыре триггера, четыре элемента И, элемент И-НЕ и элемент НЕ, при этом К-входы первого и второго триггеров объединены и являются восьмым входом блока управления, первый и второй входы первого элемента И являются соответственно первым и пятым входами блока управ, ления, выход первого элемента И подключен к К-входам третьего и четвер-, того триггеров, С-вход первого триг. гера соединен с Я-входом второго триггера, первым входом второго элемента И и является шестым входом бло 2247 10 ка управления, выход первого триггера подключен к первому входу третьего элемента И, второй вход которогосоединен с выходом второго триггераи является третьим выходом блока управления, второй вхоц второго элемента И соединен с С-входом третьеготриггера и является седьмым входомблока управлений выход третьего триггера подключен к Э-входу четвертоготриггера и является первым выходомблока управления, выход элементаИ-НЕ соединен с С-входом второготриггера, первым входом четвертогоэлемента И и является вторым выходомблока управления, первый вход элемента И-.НЕ подключен к выходу четвертого триггера, а второй вход -к выходу элемента НЕ, вход которогосоединен с С-входом четвертого триггера и является вторым входом блокауправления, Р-входы второго и третьего триггеров соединены с источ ником сигнала логической единицы,при этом Р-вход второго триггераявляется третьим, а второй вход четвертого элемента И" четвертым входами блока управления, а выходы вто- ЗО рого, третьего и четвертого элементов И .являются соответственно четвертым, пятым и шестым выходами бло".ка управления.