Устройство для аппаратурной трансляции

Номер патента: 1144108

Авторы: Краснощеков, Мельников

Есть еще 2 страницы.

Смотреть все страницы или скачать ZIP архив

Текст

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕРЕСПУБЛИК 1918 (11 5106 1- 9 4; С 06 Р 15/38 оммутатора, вь ора соединен с ом регис раснощеков огически инеи с у слов ав ьство СССР,1977.тво СССР8, 1981.тво СССР1981 и плексора л логических усло щ ин н с вт ьтиплексо од орым комм азов выда перв рабо входо ка, в являю ель выходного языкатребуемом порядквыходного слова,ки памяти слоговпоминающий блокный блок, второй оммутации, пр ойства соедин "1" триггера н с входом ус пуска, а вход оединен с входтриггера нас д которого сое м первого элем ано настроиомройки,ки устроиства установки в " единичный вых с вторым вход динен нта И, етьего раэре тора, йки блока выход второго, трментов И и сорого коммутаиггера настроми обращенияпамяти слогов с первыми входамии четвертого элшающим входом внулевой выход тсоединен с входпамяти и блоков ГОСУДАРСТВЕКНЫИ КОМИТЕТ СССР(54)(57) УСТРОЙСТВО ДЛЯ АППАРАТУРНОЙТРАНСЛЯЦИИ, содержацее блок памяти,регистр адреса, мультиплексор логических условий, первьп коммутатор,регистр выдачи, триггер пуска, триггер настройки, дешифратор настройки,генератор тактовых импульсов, первый, второй, третий и четвертьпэлементы И, причем единичный выходтриггера пуска соединен с входомгенератора тактовых импульсов, первый выход которого соединен с первымвходом первого элемента И, выходпервого элемента И соединен с,синхронизирующим входом регистра адреса,выходы разрядов которого соединеныс адресным входом блока памяти,выходы немодифицируемых разрядов адреса и выход модифицируемого разряда адреса блока памяти соединены соответственно с входами немодифицируемых разрядов адреса первого информационного входа первого коммутатора и с первым информационным входоммультиплексора логических условий,выход которого соединен с входоммодифицируемого разряда адреса первого информационного входа первого ход первого коммута информационным вхоеса, выход кода ий блока памяти сое цим входом мультиких условий, вход ий устройства соеди ормационным входом огических условий,лова устроиства соединен с информационным входом первоутатора, выход конца преобния входного слова регистра соединен с разрешающим входом о коммутатора, выход конца регистра выдачи соединен с установки в "0" триггера пусжоды разрядов регистра выцачи ся выходами устройства, о т - а ю щ е е с я тем, что, с повышения гибкости базиса слов утем выстраивания в отдельных слогов в него введены бловыходных слов, эаастройки, пересчет- коммутатор, блок м вход пуска уст/5 л, Проек з 931/40 Тираж 710 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Раушслиал ППП "Патент", г, Ужг Подпи омитета ССС открытий ая наб., д,1144108 ных слов, второй выход генераторатактовых импульсов соединен с вторымвходом второго элемента И и с вторым входом четвертого элемента И,первый выход генератора тактовыхимпульсов соединен с вторым входомтретьего элемента И, выход которогосоединен с входом записи запоминающего блока настройки, выход второгоэлемента И соединен с синхронизирующим входом регистра выдачи, единичный выход триггера пуска соединенс входом обращения запоминаюцегоблока настройки, выход четвертогоэлемента И соединен с входом пересчетного блока, инФормационный выход которого соединен с первым инФормационным входом второго коммутатора, выход второго коммутаторасоединен с адресным входом запоминающего блока настройки, выход которого соединен с входом дешиФраторанастройки, выход дешиФратора настройки соединен с разрешаюцим входомблока коммутации, выходы которогосоединены с соответствующими инФорма. Изобретение относится к вычислительной технике и может быть использовано в системах непосредственнои реализации языков высокого уровня, а также в системах с диалоговым ре жимом разработки, отладки и выполне-ния программ, в аппаратных трансляторах (эмуляторах, интерпретаторах),Известно устройство, которое содержит регистр приема, регистр вы дачи, блок памяти, блок элементов И,причем выходы регистра приема соединены через дешиФратор с входами блока памяти, первая группа выходов которого соединена через регистр вы дачи с выходом устройства Ц.Недостатками указанного устройства являются его низкие Функциональные возможности, обусловленные ограничен - ным;классом преобразований слов вы ходного языка и большим временем преобразования.Кроме того, устройству присуща и низкая экономичность, обусловленная ционными входами регистра выдачи,управляющий выход пересчетного блокасоединен с входом установки в "О"триггера настройки, вход настройкиустройства соединен с инФормационнымвходом запоминающего блока настройки, выход адреса настройки блокапамяти соединен с вторым инФормационным входом второго коммутатора, выходы адресов слогов выходных словблока памяти соединены с адреснымивходами соответствующих блоков памяти слогов выходных слов, выходы блоков памяти слогов выходных слов соединены соответственно с инФормационными входами блока коммутации, причемпересчетный блок содержит одновибратор, элемент И и счетчик, выходы разрядов которого подключены к информационному выходу блока и к входамэлемента И, выход которого соединен,с входом одновибратора, выход которого подключен к установочному входусчетчика и к управляюцему выходублока, счетный вход счетчика является входом блока. большим объемом блока памяти слов выходного языка, в котором для каждого входного слова записана соответствующая последовательность слов на выходном языке. Поэтому если одно и то же слово (оператор) выходного языка присутствует в нескОльких последовательностях, эквивалентных различным входным словам, то данное слово, должно быть записано в блоке памяти несколько раз. Это приводит к большой избыточности инФормации в блоке памяти и, как следствие, к снижению его экономичности.Известно устройство для преобразования (трансляции) кодов с одного языка на другой, содержащее блок памяти, дешиФратор, регистр выдачи, модиФикатор адреса, блок выбора режима, блок разрешения преобразования, блок элементов И, ИЛИ, элементы задержки, регистр логических условий, преобразователь кодов, блок сравнения, триггер блокировки, счетчик 2Недостатком такого устройства является его сложность, а также невозможность расширения списка выходных слов при расширении макрофункций системы. Введение новых входных слов языка приводит к необходимости изменения блока памяти устройства, что снижает его гибкость и, следовательно, область применения.Наиболее близким по технической1 Осущности к изобретению является устройство для аппаратурной трансляции,содержащее элементы И, блок памяти, информационные входы которогосоединены с первой группой информационных входов устройства, а входзаписи подключен к первому входусинхроимпульсов устройства, информационные выходы блока памяти подключены к первой группе входов регист. ра выдачи, вторая группа входовкоторого подключена к выходам регистров символа, информационныевходы которых соединены с второйгруппой информационных входов устройства, выходы регистра выдачи являются выходами устройства, схемусравнения, два регистра адпеса,дешифратор кода пробела, два тригге, ра, генератор прямоугольных импульсов, элементы задержки и дешифратор,входы которого соединены соответственно с выходами первого регистраадреса, а выходы подключены соответственно к управляющим входам регистров символов, выходы которых подключены к первой группе входов схемысравнения, вторая группа, входов которой соединена с информационнымивыходами блока памяти, информационные входы первого и второго регистровадреса подключены к информационнымвыходам блока памяти, вторая группаинформационных входов устройстваподключена к входам дешифратора кода пробела, выход которого соединенс первым входом первого триггера ис первым входом генератора прямоугольных импульсов, выход которогосоединен с входом считывания блока 50памяти и через первый элемент задержки с входом второго элемента задержки и с первыми входами первого и второго элементов И, выход первого элемента И подключен к второму входу 55генератора прямоугольных импульсов,к первым управляющим входам приемапервого регистра адреса и регистра выдачи, выход второго элемента И соединен с управляющим входом схемы сравнения, первый выход которой соединен с первым счетным входом Второго регистра адреса, второй выход соединен с управляющим входом приема второго регистра адреса и с вторым управляющим входом приема первого регистра адреса, выходы второго регистра адреса соединены соответ ственно с адресными входами блока памяти, вход установки исходного состояния устройства соединен с установочными входами первого и второго триггеров и с первым входом элемента ИЛИ, второй вход синхроимпульсов устройства соединен с вторым входом первого триггера и с первыми входами третьего и четвертого элемен" тов И, первый и второй выходы условий блока памяти подключены соответственно к первому входу второго триггера и к первому входу пятого элемента И, первый вход синхроимпульсов устройства черезтретий элемент задержки соединен с вторым счетным входом второго регистра адреса, первый выход первого триггера соединен с вторым входом четвертого элемента И, второй выход подключен к второму входу третьего элемента И и к входу выбора приема-выдачи регистров символа, втсрой вход второго триггера и вход управления выдачей регистра выдачи соединен с выходом шестого элемента И, первый выход второго триггера соединен с первым входом шестого элемента И и с вторыми входами первого и пятого элементов И, второй выход второго триггера подключен к второму входу второго элемента И, выход второго элемента задержки соединен с третьим входом пятого элемента И и через четвертый элемент задержки с вторым входом шестого элемента И, выход третьего элемента И подключен к счетному входу первого регистра адреса, выход четвертого элемента И соединен с вторым входом элемента ИЛИ, выход которого подключен к установочным входам первого и второго регистров адреса, выход пятого элемента И соединен с вторым управляющим входом приема регистра выдачи 3.Недостатком известного устройст- ва является низкая гибкость форми 1144108руемого этим устройством базиса слов.выходного языка.Низкая гибкость устройства обусловлена тем, что структура устройства не обеспечивает многократную интерпретацию множества выходных слов(базиса слов выходного языка) т.е.коды выходных слов, хранимые в блокепамяти, не могут быть использованыдля формирования других выходных 1 Ослов, которые необходимо ввести, например, при увеличении списка выходных слов (при расширении макрофункций системы преобразования) илипри введении новых входных языков. 15Это существенно сужает область применения устройства,Гибкость базиса слов выходногоязыка, формируемого устройством,может быть оценена Формулой ЖУсМьгде М - множество выходных слов,сформируемых устройством,М - мощность базиса.ь25В известном устройстве Мс = М ипоэтому1, При изменении макрофункций системы (например, при введении новых входных языков) в известном устройстве необходимо увеличить объем блока памяти это приводит к существенному увеличениюзатрат оборудования и, как следствие,снижению надежности. Увеличение гибкости базиса слов З 5выходного языка при расширениинабора макрофункций может быть обеспечено без увеличения его мощности.Однако эта возможность в известномустройстве не реализуется.40Вследствие низкой гибкости базиса слов выходного языка оно имеетсущественно более узкую область применения.Цель изобретения - повышение гиб 45кости базиса слов выходного языкапутем выстраивания в требуемом порядке отдельных слогов выходногослова,Поставленная цель достигаетсятем, что в устройство, содержащееблок памяти, регистр адреса, мультиплексор логических условий, первый коммутатор, регистр выдачи,триггер пуска, триггер настройки,дешифратор настройки, генератор тактовых импулЬсов, первьпл, второй,третий и четвертый элементы И, причем единичный выход триггера пуска соединен с входом генератора тактовых импульсов, первый выход которого соединен с первым входом первого элемента И, выход первого элемента И соединен с синхронизируюцим входом регистра адреса, выходы разрядов которого соединены с адресным входом блока памяти, выходы немодифицируемых разрядов адреса и выход модифицируемого разряда адреса блока памяти соединены соответственно с входами немодифицируемых разрядов адреса первого информационного входа первого коммутатора и с первым информационным входом мультиплексора логических условий, выход которого соединен с входом модифицируемого разряда адреса первого информационного входа первого коммутатора, выход первого коммутатора соединен с информационным входом регистра адреса, выход кода логических условий блока памяти соединен с управляющим входом мультиплексора логических условий, вход логических условий устройства соединен с вторым информационным входом мультиплексора логических условий, вход слова устройства соединен с вторым информационным входом первого коммутатора, выход конца преобразования входного слова регистра выдачи соединен с разрешающим входом первого коммутатора, выход конца работы регистра выдачи соединен с входом установкив "О триггера пуска, вьходы разрядов регистра выдачи являются выходами устройства, введены блоки памяти слогов выходных слов, запоминающий блок настройки, пересчетный блок, второй коммутатор, блок коммутации, причем вход пуска устройства соединен с входом установки в "1" триггера пуска, а вход настройкиустройства соединен с входом установки в "1" триггера настройки, единичный выход которого соединен с вторым входом первого элемента И, с первыми входами второго, третьего и четвертого элементов И и с разрешающим входом второго коммутатора, нулевой выход триггера настройки соединен с входами обращения блока памяти и блоков памяти слогов выходных слов, второй выкод генератора тактовых импульсов соединен с вторым входом второго элемента И и с вторым входом7 1144 четвертого элемента. И, первый выход генератора тактовых импульсов соединен с вторым входом третьего элемента И, выход которого соединен с входом записи запоминающего блока настройки, выход второго элемента И соединен с синхронизирующим входом регистра выдачи, единичный выход триггера пуска соединен с входом обращения запоминающего блока настрой О ки,выход четвертого элемента И соединен с входом пересчетного блока, информационный выход которого соединен с первым информационным входом второго коммутатора, выход второго коммута тора соединен с адресным входом запоминагцего блока настройки, выход которого соединен с входом дешифратора настройки, выход дешифратора настройки соединен с разрешающим 20 входом блока коммутации, выходы которого соединены с соответствующими информационными входами регистра выдачи, управляющий выход пересчетного блока соединен с входом установ11 11ки в 0 триггера настройки, вход настройки устройства соединен с информационным входом запоминающего блока , настройки , выход адреса настройки блока намя ти соединен с вторым информационным входом второго коммутатора, выходы адресов слогов выходных слов блока памяти соединены с адресными входами соответствующих блоков памяти слогов выходных словф 35 выходы блоков памяти слогов выходных слов соединены соответственно с информационными входами блока коммутации, причем пересчетный блок содержит одновибратор, элемент И и счет О чик, выходы разрядов которого подключены к информационному выходу блока и к входам элемента И, выход которого соединен с входом одновибратора, выход которого подключен к45 установочному входу счетчика и к управляющему выходу блока, счетный вход счетчика является входом блока, 1.На фиг. 1 представлена Функциональная схема устройства; на Фиг.2 - 50 функциональная схема пересчетного блока; на Фиг, 3 - Функциональная схема блока коммутации для формиро" вания выходного слова, состоящего из трех слогов (частей слова). 55Устройство содержит блок 1 памяти, блоки 2 памяти слогов выходных слов, запоминающий блок 3 настрой 108 8ки, пересчетный блок 4, регистр 5 адреса, регистр 6 выдачи, первый коммутатор 7, блок 8 коммутации, вто. рой коммутатор 9, мультиплексор 10 логических условий, дешифратор 11. настройки, триггер 12 пуска, триггер13 настройки, генератор 14 тактовых импульсов, элементы И 15-18, вход19 логических условий, управляющийвход 20 устройства, содержащий входпуска и вход настройки устройства,вход 21 слова устройства, вход 22настройки устройства, выходы 23 устройства, связи 24 и 25, одновибратор26, счетчик 27, элемент И 28, группу элементов ИЛИ 29, группу элементов И 30, группу элементов ИЛИ 3.1.Элемент И 28 Формирует единичный сигнал при записи в счетчик 27, кода, соответствующего числу линеек в запоминающем блоке 3. Например, если в этом блоке используется 200 линеек для хранения кодов настройки, то элемент И сформирует сигнал при записи в счетчик 27 кода 11001000, Для этого к прямым входам элемента И подключаются выходы четвертого, седьмого и восьмого разрядов счетчика 27, а к инверсным входам - выходы первого, второго, третьего, пятого и шестого разрядов счетчика 27.Блок 1 памяти предназначен дляхранения адресов слогов выходных слов, а также адресов настройки для каждого выходного слова.Блоки 2 памяти слогов выходных слов предназначены для хранения отдельных частей (слогов) выходных слов.Запоминающий блок 3 настройки . предназначен для хранения информации о кодах настройки Формируемых выходных слов из отдельных слогов.Пересчетный блок 4 предназначен для Формирования кодов адресов запоминающего блока 3 настройки при записи в него настроечной информации.Регистр 5 адреса служит для формирования кода адреса, по которому необходимо произвести выборку инфор. мацки из блока 1 памяти.Регистр 6 выдачи предназначен для хранения сформированного из отдельных слогов выходного слова.Коммутатор 7 предназначен для коммутации адреса очередного выходно-. го слова. При отсутствии признака на выходе 23 окончания преобразованиявходного слова регистра 6 выдачи нарегистр 5 адреса поступает адрес свыхода блока 1 памяти и мультиплексора 10. В противном случае в регистр5 адреса записывается код очередноговходного слова, определяющий адреспервого выходного слова,Блок 8 коммутации предназначендля Формирования выходного слова отдельных слогов в зависимости от ко Ода настройки, поступающего с выходовдешифратора 11 настройки,Коммутатор 9 служит для коммутации адреса настройки. При наличиисигнала настройки адрес через коммутатор 9 поступает с выхода блока4 при записи информации в запоминающий блок 3 настройки с входа 22устройства. В рабочем режиме приотсутствии сигнала настройки адресинформации кодов настройки поступает с выхода блока 1 памяти,Мультиплексор 10 логических условий предназначен для Формирования значения модифицируемого разряда адреса выходного слова, поступающего на вход 24 мультиплексора 10, который реализует следующую логическую функ ию 25 ЗОу, = ха + х г, + хзег +++ хк, ек где у - выходной сигнал мультиплексора 10,Х КОНЪЮНКЦИЯ 0 1 Р ф 2 1 0 3 135х. , соответствующаякоду с выхода блока 1 памяти, разрешающему прохождение модифицируемого адресного разряда а без измене Ониц,конъюнкции, соответствующие кодам, определяюцим прохождение на выход мультиплексора 10 одного из сигналовлогических условий е 1, гг, ез, е с входа 19 логических условий. Дешифратор 11 используется для формирования сигнала настройки выходного слова из отдельных слогов.Триггер 12 применяется для запус ;ка генератора 14, включение которо, го происходит по сигналу пуска с входа 20 устройства, а выключение по сигналу конца работы с выхода ре. гистра 6 выдачи. Кроме того, триггер 12 разрешает проводить выборку информации из запоминаюцего блока 3 настройки.Триггер 13 предназначен для формирования сигнала разрешения работы устройства в режиме настройки.Генератор 14 служит для синхронизации работы устройства. На его выходах Формируются первый и второй тактовые импульсы.Элементы И 15 и 16 предназначены для управления считыванием информации из блока 1 памяти и блоков 2 памяти слогов выходных слов и выдачи сформированного выходного слова в рабочем режиме на выход 23 устройства.Элемент И 17 предназначен для управления записью информации в запоминаюций блок 3 настройки с входа 22 устройства в режиме настройки.Элемент И 18 предназначен для управления блоком 4 в режиме настройки,Устройство может функционировать в двух режимах; режиме настройки и рабочем режиме.В исходном состоянии элементы памяти устройства находятся в нулевом состоянии, за исключением триггера регистра 6 выдачи, соответствующего выходу конца преобразования.В режиме настройки с. входа 20 устройства на входы установки в "1" триггеров 12 и 13 поступает импульс, который переводит их в единичное состояние, с входа 22 устройства поступает информация, которую необходимо записать в запоминающий блок 3 настройки, Первый тактовый импульс с выхода генератора 14 через элемент И 17 разрешает запись информации с входа 22 в нулевую ячейку запоминающего блока 3 (адрес, по которому происходит запись информации, поступает с выхода блока 4 через коммутатор 9 на вход запоминающего блока 3 настройки). Второй тактовый импульс с выхода генератора 14 через элемент И 18 увеличит содержимое бло. ка 4 на "1" и тем самым подготовит очередной адрес запоминающему блоку 3 настройки для записи информации с входа 22 устройства, Очередным тактовым импульсом производится запись информации настройки с входа 22 в1144 11запоминающий блок 3 настройки по адресу, сформированному в блоке 4, Далее режим настройки проходит аналогично рассмотренному. Запись информации в блок 3 происходит до .5 тех пор, пока с выхода блока 4 не сформируется импульс окончания процесса записи информации в запоминающий блок 3 настройки, Этот импульс с выхода блока 4 поступает на вход О установки в "0" триггера 13, и устройство переходит в рабочий режим функционировлния.При Функционировании устройства . в рабочем режиме с входа 21 через коммутатор 7 в регистр 5 адреса заносится входное слово, определяюцее начальный адрес последовательности слов выходного языка. Тактовьп импульс выхода генератора 14 через элемент И 15 поступает на синхронизирующий вход регистра 5 адреса и тем самым производит выборку информации иэ блока .1 памяти. С блока 1 памяти выдается слово, определяЫ- щее, во-первых, адрес очередного слова, во-вторых, адреса слогов выходного слова и, в-третьих, адрес линейки с требуемым кодом настройки выходного слова, Информация об адресе очередного слова выдается с выходов блока 1 памяти. Если очередное слово является словом линейной последовательности, то адрес очередного слова с блока 1 памяти через коммутатор 7 заносится в регистр 5 адреса. Если очередное слово является словом, при котором процесс преобразования может пойти в зависимости от определенных условий, то адрес очередного слова на выходе блока памяти содержит постоянную часть и один модифицируемьп разряд.Постоянная часть кода поступает непосредственно на информационньп вход коммутатора 7, а модифицируемьп 45 разряд поступает на вход мультиплексора 10 логических условий. Если проверяемое логическое условие выполнилось (х = 1), то младший разрьщ адреса очередного слова принима О ет единичное значение, и сформированный адрес очередного слова при отсутствии признака конца преобразования входного слова через коммута;тор 7 записывается в регистр 5 ад "реса.При поступлении адресов слогов выходного слова с выходов блока 1 108 12на выходах блоков 2 памяти Формируются слоги выходного слова, которыепоступают на входы блока 8 коммутации. Одновременно с выдачей адресовслогов выходного слова с блока 1памяти выдается адрес настройки. Этотадрес через коммутатор 9 поступаетна вход запоминающего блока 3 настройки. Запоминаюций блок 3 настройки представляет набор регистров, вкоторые записана информация о перестройках слогов того или иного выходного слова. По адресу с выхода блока1 памяти сосчитывается код настройкислогов иэ эапоминаюцего блока 3 наст-,ройки,На одном иэ выходов дешифратора11 настройки появляется сигнал,поступающий на вход блока 8 коммута-."ции и определяюций расположение отдельных слогов в выходном слове,Сформированное из отдельных слоговвыходное слово с выходов блока 8коммутации заносится в регистр 6выдачи. По тактовому импульсу, поступающему с выхода генератора 14через элемент И 16, выходное слово срегистра 6 выдается на выход 23устройства, Аналогичным образом устройство функционирует до выдачи пос"леднего выходного слова.С выдачей последнего выходногослова на выход 23 устройства выдается метка-признак окончания преобразования входного слова. Данная метка поступает на вход коммутатора 7и разрешает тем самым запись новоговходного слова с входа 21 устройст"ва для дальнейшего его преобразования в множество выходных слов. Преобразование входного слова осуществляется аналогично рассмотренному.При выдаче последнего выходногослова предложения с выхода 23 выдается метка конца работы, котораяпоступает на вход установки в "0"триггера 12 пуска, Устройство переходит в исходное состояние и готовок дальнейшей работе.Если после выдачи очередного выходного слова необходимо осуществитьперенастройку слогов выходных слов,то на вход 20 поступает единичныйсигнал, переводящий устройство врежим настройкиТаким образом, рассмотренное устройство для аппаратурной трансляциипозволяет осуществить процесс преобразования слов входного языка в1144 108 30 слова выходного языка в одном из возможных режимов; Один к одному "Один в несколько", "Несколько в один" и "Несколько в несколько". При этом процесс преобразования осуществляется в режиме шаговой интерпретации, т.е. одновременно с преобразованием текста входного язы, ка происходит его выполнение. Кроме того,в устройстве код выходного слова М"представляется в виде композиции(ш 4 з ш 2 1 П 13 эшу) ь где ш(3, = 1, и) - слоги выходного слова, хранящиеся в отдельных блоках памяти, Например, для выходного слова, состоящего из трех слогов, имеем М= ш + в + ш где знак "+" означает операцию сериализации слогов, т.е. последовательного их составления в зависимости от кода йастройки,Для рассматриваемого примера путем настройки (перестроения слогов) можем получить следующий набор выходных слов2 3 ф 2 2 3У 3 3 2+ш +2М 6 ш ш 3 ш 2 ф 14Расширение множества выходныхслов путем их Формирования из отдельных слогов, хранимых в различных блоках памяти, позволяет уменьшить требуемый объем блоков памяти, при отказах отдельных элементов памяти подключать резервные, а путем настройки возможно восстановление выходных слов и , сле довательно , самого процесса трансляции,Таким образом, устройство позволяет увеличить гибкость базиса слов выходного языка за счет операции сериализации (выстраивания в требуе- мом порядке, определяемом кодом настройки) отдельных слогов выходного слова. Увеличение гибкости базиса словвыходного языка может быть использова.но для повышения экономичности блоков памяти, при отказах отдельных 25 ячеек памяти для перестройки структуры путем соответствующей настройки на выполнение требуемых преобразований и для адаптации к расширейию множества входных язы

Смотреть

Заявка

3685020, 30.12.1983

ВОЙСКОВАЯ ЧАСТЬ 11284

МЕЛЬНИКОВ ВЛАДИМИР АЛЕКСЕЕВИЧ, КРАСНОЩЕКОВ СЕРГЕЙ НИКОЛАЕВИЧ

МПК / Метки

МПК: G06F 17/27, G06F 9/44

Метки: аппаратурной, трансляции

Опубликовано: 07.03.1985

Код ссылки

<a href="https://patents.su/10-1144108-ustrojjstvo-dlya-apparaturnojj-translyacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для аппаратурной трансляции</a>

Похожие патенты