Способ изготовления ис на биполярных транзисторах
Формула | Описание | Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Формула
Способ изготовления ИС на биполярных транзисторах, включающий формирование в кремниевой подложке первого типа проводимости высоколегированных областей второго типа проводимости под скрытый слой, наращивание эпитаксиального слоя второго типа проводимости, создание охранных областей первого типа проводимости под области изоляции, формирование областей изоляции и глубокого коллектора, осаждение на поверхность эпитаксиального слоя первой пленки поликремния, ее локальное прокисление вне базовых областей транзисторов, ее легирование примесью первого типа, формирование первой диэлектрической пленки, вскрытие в ней окон под эмиттерные области транзисторов, вытравливание во вскрытых окнах первой пленки поликремния, формирование пристеночных элементов диэлектрика, изолирующих торцевые поверхности первой пленки поликремния в окнах, осаждение второй пленки поликремния, формирование пассивных и активных базовых областей и эмиттерных областей диффузией примесей из пленок поликремния, создание контактов к ним и металлизацию, отличающийся тем, что, с целью повышения быстродействия ИС за счет уменьшения топологических размеров эмиттерных областей транзисторов, после осаждения второй пленки поликремния плазмохимически стравливают ее с горизонтальных поверхностей, оставляя поликремний на торцевых поверхностях пристеночных элементов диэлектрика, изолирующий торцевые поверхности первой пленки поликремния, затем осаждают вторую диэлектрическую пленку, ее травление до вскрытия поликремния планаризуют полученную структуру, после чего формируют пассивные и активные базовые области, эмиттерные области, контакты к ним и металлизацию.
Описание
Цель изобретения повышение быстродействия ИС за счет уменьшения технологических размеров эмиттерных областей транзисторов.
На фиг. 1 8 изображены основные этапы технологического процесса изготовления транзисторной структуры.
Структура содержит монокристаллическую кремниевую подложку 1 p-типа проводимости, охранную область 2 p+-типа проводимости, эпитаксиальный слой 3 n-типа проводимости, изолирующую область 4, n+-скрытый слой 5, глубокий коллектор 6, первую пленку 7 поликремния, локально прокисленную область 8 поликремния, первую диэлектрическую пленку 9, окно 10 под активную часть базовой области и эмиттера, диэлектрическую пленку 11 для формирования пристеночных элементов диэлектрика, вторую пленку 12 поликремния, планаризующую диэлектрическую пленку 13, пассивную и активную области базы 14, эмиттерную область 15, контактные окна 16 и 17 соответственно к базе и коллектору, металлизации 18 20 соответственно к эмиттеру, базе и коллектору.
В кремниевой подложке 1 p-типа проводимости с объемным сопротивлением

Наращивают эпитаксиальный слой 3 n-типа проводимости с


Маскируют первую пленку поликремния нитридом кремния толщиной 150 нм, например, осаждением из паров дихлорсилана и аммиака при 900oC и давлении 50 Па. Методом фотолитографии травят нитрид кремния и осуществляют локальное прокисление поликремния. Через нитрид кремния ионным легированием вводят бор (энергия ионов E=120 кэВ, доза 3,75

Ионно-реактивным травлением удаляют эту пленку со дна вытравленного окна (фиг. 3) и осаждают вторую пленку 12 поликремния толщиной 150 нм при 620oC и давлении 40 Па (фиг.4). Ионно-реактивным травлением удаляют вторую пленку поликремния с горизонтальных участков, оставляя ее на боковых стенках эмиттерного окна (фиг.5). В плазме ВЧ-тлеющего разряда в емкостном плазмохимическом реакторе из паров моносилана и кислорода при давлении 2 5 Па и 250oC осаждают планаризующую пленку оксида кремния толщиной 0,5 0,6 мкм (фиг. 6). Ионно-реактивным методом травят планаризующую пленку до вскрытия второй пленки поликремния (фиг. 7). Проводят ионное легирование бором (энергия ионов E= 30 кэВ и доза 6,25


Получают следующие параметры транзисторной структуры:
Xj=300 нм, Xj=350 500 нм, Xj=200 350 нм;
Rs= 650 Ом/кв (активная база), Rs=70 80 Ом (пассивная база), Rs=35 50 Ом/кв (эмиттер).
С помощью фотолитографии и плазмохимического травления вскрывают контактные окна в оксиде кремния к базе и коллектору, напыляют алюминий и формируют с помощью фотолитографии разводку (фиг.8).
Использование данного способа изготовления транзисторной структуры в составе биполярных ИС обеспечивает по сравнению с существующими способами уменьшение более чем на порядок размера (ширины) эмиттера, определяющего емкость эмиттера и быстродействие транзисторной структуры. Планаризация рельефа в окне эмиттера повышает надежность транзисторной структуры.
Изобретение относится к микроэлектронике, а именно к технологии изготовления ИС высокой степени интеграции. Цель изобретения - повышение быстродействия ИС за счет уменьшения топологических размеров эмиттерных областей транзисторов. Для этого в процессе изготовления ИС после формирования кремниевых эпитаксиальных структур со скрытым слоем и боковой диэлектрической изоляцией на поверхность эпитаксиального слоя осаждают первую пленку поликремния, локально прокисляют ее вне базовых областей транзисторов, легируют примесью для последующего формирования пассивной базы, маскируют диэлектрической пленкой. Далее в диэлектрической пленке и первой пленке поликремния вскрывают окна под области активной базы и эмиттеров и формируют во вскрытых окнах пристеночные элементы диэлектрика, изолирующие торцовые поверхности первой пленки диэлектрика. Затем осаждают вторую пленку поликремния, плазмохимически стравливают ее с горизонтальных поверхностей структуры, оставляя ее участки на торцовых поверхностях пристеночных элементов диэлектрика, проводят планаризацию структуры методом осаждения диэлектрической пленки и ее травления до вскрытия пленок поликремния. В заключение в процессе термообработки диффузией примесей из пленок поликремния создают базовые и эмиттерные области, формируют контакты к ним и металлизацию. Способ позволяет уменьшить размеры эмиттеров транзисторов с величин, определяющихся предельными возможностями литографии, до величин, соответствующих толщине пленки поликремния, что снижает емкость эмиттерного p-n-перехода и повышает быстродействие транзисторов. 8 ил.
Рисунки
Заявка
4402275/25, 04.04.1988
Лукасевич М. И, Манжа Н. М, Шевченко А. П, Соловьева Г. П
МПК / Метки
МПК: H01L 21/82
Метки: биполярных, транзисторах
Опубликовано: 27.12.1996
Код ссылки
<a href="https://patents.su/0-1538830-sposob-izgotovleniya-is-na-bipolyarnykh-tranzistorakh.html" target="_blank" rel="follow" title="База патентов СССР">Способ изготовления ис на биполярных транзисторах</a>
Предыдущий патент: Спортивный самолет
Следующий патент: Способ регенерации полиметаллических катализаторов риформинга
Случайный патент: Состав для отделки натуральных кож