Запоминающее устройство

Номер патента: 690564

Авторы: Мартынюк, Харламов, Самофалов

Скачать ZIP архив.

Текст

д"и:- ттх, нчесйя ОПИС -НЙВ ИЗОБРЕТЕНИЯ Союз Советскин Социалистичеснин Республыиединением заявкиеудзротаенный коинтет СССР о делам нэооретеннй н отнрытнн(53) УДК Приоритет публиковано 05,10 79. Бюллетень37Ната опубликованию описания 05.10.79 68 1327.66 (088.8) Авторыизобрете Г. Сзмоф( ) аявитель 0-ле иевскни ордена Ленина политехническии институт Великой Октябрьской социзлистической револю ГРОИС 1(54) ЗАПОМИНА 10 0 20 Изобретение относится к области ззноминзющих устроиств,Одно из известных устройств содержит пако.питель информации на сегнетоэлектрических пптро.кополосных пьезотрансформаторах, входные электроды которых объединены в числовые шины и под- зключены к выходам соответствующих форми.рователей сигналов считывания, связанных сдешифратором, общие электроды объедине.ны в общие шины и через управляемые комму.тационные элементы, например электронные клю.тчи, подсоединены к шине нулевого потенциала,выходные электроды объедИнены в разрядные шины и подключены к усилителям считывания 111.Ввиду наличия управляемого коммутационно. таго элемента, в частности электронного ключамежду каждой экранирующей шиной накопителя и шиной нулевого потенциала в известномустройстве при считывании информзции имеютместо большие помехи на разряднътх шинахнакопителя, что ограничивает быстродействиеи возможную информационную емкость устройства, а также приводит к значительному усложнению электронных схем управления, что, в свою очередь, существенно атижает надежность устройства. При этом, величиной динамического сопротивления вышеуказанных электронных ключей в открытом состоянии определяется основная составляющая сигнзла помехи, а также степень ослабления считываемою на накопителе информационного сигнала при передаче его на вход усилителей считывания, Возможности уменьшения величины упомянутого ринамичес. кого сопроптвления огрзничены и связаны со значительным усложнением схемы электронных ключей.Применение дифференцизльиого считывания, позволяющего увеличить помехозащищенность устройства, сопряжено со:значительными ограничениями и усложнением кзк конструкции накопителя (из-зз необходимости использования двух пьезотрзнсформаторов для хранения одного бита двоичной информзции), так и злект. ронных схем управления.Из извеспых устройств наиболее близким по техническому решению к данному изобретению является ззпоминзющее устройство, со 690564держацее накопитель на сегнетоэлектрических широкополосных пьезотрансформаторах, вход. ные электроды которых подключены к выходам соответствующих адресных формирователей, соединенных с дешифратором, а общие5 электроды подключены к соответствующим экранирующим шинам накопителя, которые соединены с выходами элементов связи, входы которых подключены к выходу формирователя противофазных сигналов считывания, усилите о ли считывания, выходы которых соединены с выходами устройства, разрядные ключи 12.В этом устройстве существенно уменьшены сигналы помех иа разрядных шинах накопителя, вызванные падением напряжения на 15 динамическом сопротивлении разрядных электронных ключей, Однако наличие в устройстве разрядных ключей обуславливает уменьшение амплитуды информационного сигнала на входе усилителей считывания по сравнению 2 о с амплитудой считываемого из накопителя сигнала, что влечетза собой усложнение и увеличение энергопотребления электронных схем управЛения, в частности усилителей считывания. Кроме того, наличие разрядных клю чей снижает надежность устройства, так как выход из строя даже одного разрядного клю-ча приводит к отказу всего устройства, заклю.- чающемуся в искажении информации, считываемой из соответствующих одноименных раз- зо рядов всех хранимых чисел.Кроме того, в этом устройстве накопитель информации содержит три группы взаимосвязанных и пересекающихся шин, в которые объе- диненЫ соответствующие электроды пьезотранс форматоров, а именно: группу числовых шин, в которыепо адресам. объединены входныеэлектроды, группу экранирующих шин, в кото. рые по разрядам объединены общие электро. ды, и группу разрядных шин, в которые по 40 разрядам объединены выходные электроды соответствующих пьезотрансформаторо. Э кра. иируюшие и разряжные шины накопителя па. раллельны между собой, а числовые шины - перпендикулярны им. Необходимость точного 45 совпадения взаимосвязанных экранирующих и разрядных шин, расположенных на противо. положных сторонах сегнетопьезоэлектрической пластины, значительно усложняет конструкцию и технологию изготовления матриц пьезотранс. 50 форматорных.запоминающих элементов и на. копителей информации на,их основе. Причем необходимо заметить, что от. точности совме. щения указанных шин существенно зависят параметры запоминающих элементов.55Кроме того, наличие в накопителе трех груйп шин снижает надежность запоминающе,го устройства на основе матриц сегнетоэлект. рических широкополосных пьезотрансформато. 1 ров с относительно высоким напряжением поляризации, например, микросхем типа 307 РВ 1с напряжением поляризации 250 В, В такомустройстве накопитель выполнен секциониро.ванным и, в целях обеспечения возможное.ти электрической перезаписи информации сиспользованием автономного устройства пере.записи, каждая секция накопителя расположе.на в пределах съемного субблока, причеь., всетри группы шин секции накопителя подключены к внешним выводам субблока. Однакоинформационная емкость секции накопителя,расположенной в пределах отдельного съемного субблока, ограничена количествм еговнешних выводов, причем это ограничениеособенно заметно проявляется, когда интеграль.ные матрицы пьезотрансформаторов имеютвысокую степень интеграции и малые геометрические размеры,ГЦелью изобретения является упрощение иповышение надежности устройства. Поставленная цель достигается тем, что в устройстве выходные электроды пьезотранс. форматоров накопителя подключены к шине нулевого потенциала, а экранирующие шины накопителя соединены со входами соответ. Ствующих усилителей считывания.На фиг, 1 изображена структурная схема запоминающего устройства; а на фиг. 2 - принципиальная схема его адресного блока.Запоминающее устройство (см. фиг, 1) со. держит накопитель 1, адресный блок 2 и разрядный блок 3.Накопитель 1 состоит из матриц 4 сегнетоэлектрических широкополосных пьезотрансформаторов, являющихся запоминающими эле. ментами, в частности, серийно выпускаемых интегральных пьезокерамических микросхем типа 307 РВ 1 1 ц 43, 387, 015, ТУ. Одноименные входные электроды 5 соответствующих матриц 4 объединены по адресам в числовые шины 6 накопителя, общие электроды 7 соответствующих матриц 4 объединены по разрядам в экранирующие шины 8 накопителя, а выходные электроды 9 всех матриц 4 накопителя подключены к шине 10 нулевого потенциала, Пьеэокерамическая пластина 11 генераторной секции каждой из матриц 4 имеет жесткую поляризацию. Участки сегне. тоэлектрической пьезокерамики пластины 12 секциивозбуждения, расположенийе между общим электродом 7 и каждым из входных электродов 5, могут иметь различную поля. ризацию, причем направление ее определено эа писанной информацией, Пьезокерамические пластины 11 и 12 механически объединены между собой экранирующим электродом 7 в акус. тически монолитную конструкцию.69 0564 Каждая экранирующая шина 8 накопителя 1 подключена к входу соответствующего уснли 10 пьезотрансформаторов и шина 10 нулевогопотенциала подключены к внешним выводамсуббл ока.Устройство работает следующим образом.Перезапись информации осуществляется пу.тем изъятия из устройства и подключениясубблока накопителя 1 к автономному устройству электрической перезаписи информации,которое вырабатывает напряжение поляризации, прикладывающееся к числовым 6 н акранирующим 8 шинам накопителя 1, Приэтом участки пьеэокерамики пластин 12, расположенные между электродами 5 и 7 матриц 4 выбранного адреса, поляризуются внаправлениях, соответствующих коду записы.ваемого числа. В невыбранных адресах спон.танная (остаточная) поляризация участковпьезокерамики 1 шастин 12 остается неизменной. Кроме того, благодаря выбору направления жесткой поляризации пьезокерамичес.ких пластин 11 соответствующим полярностиприменяемого напряжения поляризации, впроцессе перезаписи информации о,гаетсянеизменной и поляризация пластин 11.Сохранность информации, записанной в накопитель предлагаемого устройства, не зависит от времени и наличия питающих напри.жений,В режиме считывания информации при поступлении сигналов кода адреса на входыдешифратора 20 адреса и сигнала "Стробсчитывания" на шину 18 с выхода выбран.ного формирователя 19 на соответствующуючисловую шину 6 накопителя подается оди.1ночный импульс тока считывания, в частности, отрицательной полярности, Одновременнос выхода формирователя 17 на электроды7, 9 матрицы 16 подается одиночный импульс тока той же амплитуды и длительнос 15 20 2530 35 40 45 50 55 ти, но противоположной, в данном случаеположительной, полярности. При этом адрес.ный блок 2 (см. фиг. 2) устройства работает следующим образом. Поскольку в исходномсостоянии к шине 18 прикладывается нуле.вое напряжение, то транзисторы 25 всехформирователей 19 и транзисторы 29 и 32формирователя 17 закрыты, Вследствие это.то в исходном состояния коллекторы всех теля считывания 13 в разрядном блоке 3, содержащего инвертирующий усилитель посто- явного тока 14, между входом и выходом которого включен резистор 15. При этом выходы усилителей считывания 14 подсоединены к выходу устройства, а усилители 14 выполнены с низкоомным входным сопротив.пением.Кроме того, экранирующие шины 8 накопителя 1 подсоединены к входным электродам 5 дополнительной однотипной матрицы 16 пьезотрансформаторов, являющихся эле.,1 ентами связи между экранирующимй шина.ми 8 и выходом формирователя 17 протиЬофазных сигналов считывания в адресном блоке 2, При этом общий 7 и входной 9 электроды матрицы 16 объединены между собой и подключены к выходу формировате.ля 17. Вход формирователя 17 подключен к шине 18, которая. является входом устройства для сигнала "Строб считывания". Кроме того, шина 18 связана с соответствующим входом каждого из формирователей 19 сиг валов считывания. Другие входы формирователей 19 подключены к соответствующимвыходам дешифратора 20 адресавходы ко.торого подсоединены к регистру адреса (на фиг. 1 не показан). Дешифратор 20 адреса (см. фиг, 2) содержит два линейных дешифратора 21 и 22, у которых выходные каскады выполнены на транзисторах типа п-р. - и соответственнЬ 23 и 24, эмиттеры которых объединены между собой и подключены к шине 10 нулевого потенциапа. Каждый из формирователей 19 построен на транзисторе 25 типа и - р - и, коллектор которого является выходом формирователя и через резистор 26 подключен к источнику напряжения 0 (ши на 27). Базы и эмиттеры транзисторов 25объединены между собой таким образом, чтотранзисторы 25 составляют транзисторную ад.ресную матрицу выборки, причем эмиттерытранзисторов 25 связаны с коллекторами со.ответствующих транзисторов 24 в дешифраторе 22, а базы - с коллекторами транзис.торов 23 в дешифраторе 21. Кроме того,база каждого из транзисторов 25 через резис.тор 28 связана с шиной 18, к которой подключена и база транзистора 29 типа п-р-п,являющаяся входом формирователя 17 противофазных сигналов считывания. В формиро.вателе 17 эмиттер транзистора 29 через ре.зистор 30 подсоединен к шине 10 нулевогопотенциала, а коллектор - через резистор.31 связан с шиной 27, и, кроме того, под.ключен к базе транзистора 32 типа р - и - р. бЭмиттер транзистора 32 соединен с клеммой 27, а его коллектор, являющийся выходом формирователя 17, через резистор 33 связан - с шиной 10 нулевого потенциала.Конструктивно описанное устройство состо. ит из съемных субблоков и его накопитель 1 информации расположен в пределах отдельного съемного субблока, причем числовые 6 и экранирующие 8 шины накопителя, а также электроды 7 и 9 дополнительной матрицы 1650 55 лранзисторов 25 и, следовательно, числовые шины б накопителя находятся под напряжением О, а потенциал коллектора транзис. тора 32 и связанных с ним электродов 7,9 матрицы 16 равен нулю. В соответствии с кодом адреса на выбранном выходе линей. його дещифратора 21 транзистор 23 закры. вается, а на выбранном выходе линейного дешифратора 22 транзистор 24 открывается. При этом, вследствие матричной (двухкоординатной) выборки, подготовится к откры. ванию только тот транзистор 25, база которого отключена от шины 10 нулевого потенциала (соответствующий транзистор 23 - закрыт), а эмиттер - подключен к шине 10 (соответствующих транзистор 24 - открыт) . Таким образом, транзисторы 25, на которых построены формирователи 19 сигналов считывания, одновременно выполняют функции оконечной ступени схемы дешифрации адре. са. Сигнал "Строб считывания" - положительный импульс напряжения - открывает подготовленный транзистор 25 выбранного фор мирователя 19, а также транзистор 29 и, следовательно, транзистор 32 формирователя 17, Переход в открытое состояние транзистора 25 выбранного формирователя 19 и обусловливает протекание одиночного импульса тока считывания отрицательной полярности в соответствующую числовую шину 6 накопителя. Одновременно с этим открывание транзистора 32 формирователя 17 обусловливает подачу на электроды 7, 9 дополнитель.ной матрицы 16 положительного импульса тока той же амплитуды и длительности. При этом на входных электродах 5 матриц 4, свя занных с выбранной числовой шиной 6 нако.пителя, формируется отрицательный перепад напряжений (от О до О), а на электродах 7, 9, матрицы 16 - положительный перепад напряжений (от 0 до О), причем, в силу равенства величии емкостей между каждым иэ входных электродов 5 и общим электродом 7 в однотипных матрицах 4 и 16, ис.ключается протекание импульса тока,считывания на вход усилителей считывания 13 и обеспечивается неизменным значение потен циала экранирующих шин 8 накопителя 1.Таким образом, в предложенном устройстве устраняются состзвляющие сигнзлы поме хи от тока считывания.Формирующийся на выбранных входныхэлектродах 5 соответствующих матриц 4 пере пад напряжений прикладывается к участкампьезокерамики пластин 12, которые, вслед.ствие явления обратного пьезоэлектрического эффекта, деформируются. Эта деформация передается пьезокерамическим йластинам 11 10 15 20 25 30 35 40 выбранных матриц 4 и за счет прямогопьезоэлектрического эффекта на экранирующих шинах 8 накопителя 1 появляются нескомпенсированные электрические заряды. Знак появившихся электрических зарядов на каждой из экранирующих шин 8 определяет. ся направлением остаточной поляризации участка пьезокерамики пластины 12, распо. ложенного между выбранным входным 5 и общим 7 электродами соответствующей мат.рицы 4, то есть информацией, хранимой ввыбранном запоминающем элементе. Поскольку амплитуда напряжения О выбрана;акимобразом, что действие этого напря:ения неприводит к изменению усиления поляризацииучастков пьезокерамики пластин 12, то считывание не приводит к разрушению хранимойинформации, Благодаря очень низкоомному(практически нулевому) динамическому вход.ному сопротивлению усилителя считывания 13все появившиеся нескомпенсированные .элект.рические заряды не накапливаются на емкости экранирующей шины 8 относительно шины10 нулевого потенцизла, а протекают на входусилителя считывания 13 в виде импульса тока, полярность которого зависит от знака указанных электрических зарядов. При этом зна.,чение потенциала экрзнирующих шин 8 накопителя остается практически неизменным. Этимисключается влияние емкости экранирующейшины 8, зависящей от количества численныхшин б в накопителе 1, на величину информационного сигнала - электрического заряда,считываемого из накопителя 1 на вход усилителя считывания 13, а также исключаетсядинамическая составляющая сигнала помехи,обусловленная перезарядом емкости экрани.рующей шины 8 накопителя относительношины 10 нулевого потенцизла, выбраннойчисловой шины б накопителя и электрода 7матрицы 16. Нулевое значение динамическоговходного сопротивления (практически -доли Ома) усилителя считывания 13 обеспечивается благодаря применению в нем инвертирующего усилителя 14 постоянного тока с достаточно большим значением коэффициента усилителя например 10 -10, охвачен. ного отрицательной обратной связью через резистор 15. Таким образом, в описанном устройстве параметры сигналов на выходе усилителей не зависят от информационной емкости накопителя, а определяется только параметрами собственно запоминающих пьезотрансформаторов матриц 4. После окончания действия сигнзла "Строб считывания" осуществляется возврат в исходное состояние по потенциалу выбранной чис. ловой шины 6 накопителя и электродов 7,6905 9 матрицы 16 путем подачи на них соответ-сгвующих противофазных токовых импульсов с выхода формирователей 19 и 17.При этом, в результате снятия положительного напряжения с шины 18, транзистор 25выбранного формирователя 19 и транзисторы29 и 32 формирователя 17 закрываются и выбранная числовая шина 6 через резистор 26заряжается до напря;кения О, а электроды7 и 9 матрицы 16 разряжаются через резис. 10тор 33 до нулевого потенциала, После этогоустройство готово к новому циклу считывания информации,Описанное техническое решение позволяетупростить запоминающее устройство на сег- . 15нетоэлектрических широкополосных пьезотрансформаторах путем уменьшения количества взаимосвязанных групп шин в накопителес трех до двух пересекающихся между собойгрупп шин. Это, во-первых, обеспечивает упро. 20щение конструкции, повышение качества и тех.нологичности изготовления матриц пьезотраисформаторных запоминающих элементов, в част.ности, двухсекционных (или биморфных).Ввиду объединения между собой выходныхэлектродов всех пьезотрансформаторов матрицы, эти электроды выполняют в виде однойобщей шины (сплошного слоя металлизации),нанесенной на одну из двух противоположныхГраней сегнетопьезоэлектрической пластины, иа.вторую грань которой нанесены экранирующиешины матрицы. Благодаря этому при изготов:лении матрицы исключена технологическая операция совмещения взаимосвязанных и парая.лельных между собой шин, расположенных на З 5двух противоположных гранях сегнетопьезозлектрических пластин, Во-вторых, при этомупрощена конструкция накопителя информациина основе пьезотрансформаторных матриц, цо.скольку в описанном устройстве субблок нв.40копителя, например, с печатным монтажом,содержит на одну группу печатных шин меньше, чем в известных запоминающих устрой.ствах,Кроме того, упрощение и Повышение на-, 45дежности устройства достигнуто за счет устранения иэ него коммутационных зпементов -разрядных электронных ключей, а такжеблагодаря упрощению электронных схем уп.равления адресной части устройства, Исполь. 5 взование усилителей считывания с практически нулевым динамическим входным сопротивлением чозволило считывать из накопителяинформацию одиночным импульсом тока, врезультате чего отпала необходимость в55 64 10формировании по амплитуде и длительности второго импульса тока считывания противо. положной полярности и стало возможным в/схеме адресного формирователя сигналов считывания уменьшить количество транзисто ров с двух до одного, а количество резисторов - с трех до одного. Устранение раз. рядовых электронных ключей и непосредст. венное подключение выходных электродов пьезотрансформаторов к шине нулевого потенциала обеспечило передачу практически без потерь считываемого сигнала с экрани. рующих шин накопителя на вход усилителей считывания. Кроме того, о 1 щсанный усилитель считывания, как показали испытания, нечувствителен к низкочастотным составляющим сигнала помехи, обусловленным паразитными изгибными колебаниями в матрице пьезотрансформаторов. Отсутствие конденсатора в цепи ббратной связи и практически нулевое значение динамического входного сопротивления описанного усилители считывания. повьппает быстродействие при считывании ин формации и позволяет увеличить информаци. онную емкость устройства,Формула изобретения Запоминающее устройство, содержащее накопитель на сегнетоэлектрических широкополосных пьезотрансформаторах, входные электроды которых подключены к выхгчам соот.ветствующих адресных формирователей, соединенных с дешифраторвм, а общие электродыподключены к соответствующим экранирую.щим шинам накопителя, которые соединеныс выходами элементов связи, входы которыхподключены к выходу формирователя протн.вофазиых сигналов считывания, и усилителисчитывания, выходы которых соединены е вы.ходами устройства, о т л и ч а ю щ е е.с я тем, что, с целью упрощения и повышения надежности устройства, в нем выходныеэлектроды пьезотрансформаторов накопителяподключены к шиве нулевого потенциала, аэкранирующие шины накопителя соединенысо входами соответствующих усилителей считывания.Источники информации,принятне во внимание при экспертизе1, Патент США У 3798619, кл. 340-173.2,1973,2. Авторское свидетельство СССР Мф 481067,кл, 6 11 С 11/00, 1973

Смотреть

Заявка

2408243, 01.10.1976

КИЕВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. 50 ЛЕТИЯ ВЕЛИКОЙ ОКТЯБРЬСКОЙ СОЦИАЛИСТИЧЕСКОЙ РЕВОЛЮЦИИ

САМОФАЛОВ КОНСТАНТИН ГРИГОРЬЕВИЧ, МАРТЫНЮК ЯКОВ ВАСИЛЬЕВИЧ, ХАРЛАМОВ АЛЕКСАНДР ДМИТРИЕВИЧ

МПК / Метки

МПК: G11C 11/22

Метки: запоминающее

Опубликовано: 05.10.1979

Код ссылки

<a href="http://patents.su/6-690564-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство</a>

Похожие патенты